发明名称 数位锁相回路及其时脉调整方法
摘要 一种数位锁相回路及其时脉调整方法,锁定模组用于检测延迟输入时脉需要多少延迟单元;计算模组,计算调整输入时脉所需的延迟单元的数量;时脉调整模组,根据计算模组的计算结果对输入时脉进行调整;以及控制模组,时脉调整模组包括第一延迟链和第二延迟链,根据计算模组的计算结果选择对应数目的延迟单元,时脉调整模组还包括切换控制模组,用于选择第一延迟链和第二延迟链其中之一的输出作为输出时脉,控制模组对第一延迟链和第二延迟链进行控制,将计算模组的计算结果载入未被选择的延迟链。
申请公布号 TWI316792 申请公布日期 2009.11.01
申请号 TW095143224 申请日期 2006.11.22
申请人 上海奇码数字信息有限公司 MAGIMA DIGITAL INFORMATION CO., LTD 中国 发明人 周振亚;姜超
分类号 H03L7/085 主分类号 H03L7/085
代理机构 代理人 蔡坤财;李世章
主权项 一种数位锁相回路,用于调整输入时脉,该数位锁相回路包含:一锁定模组,用于检测延迟输入时脉N个时脉周期需要多少延迟单元,N为大于等于1的整数;一计算模组,根据系统所输入之输入时脉被延迟之时脉周期数量,以及该锁定模组检测出之值,计算调整输入时脉所需之延迟单元数量;一时脉调整模组,根据该计算模组之计算结果调整输入时脉;一控制模组,用于控制该计算模组及该时脉调整模组,其中该时脉调整模组包含一第一延迟链和一第二延迟链,并根据该计算模组之计算结果选择对应数目之延迟单元;以及一切换控制模组,用于选择该第一延迟链及该第二延迟链其中之一之输出作为输出时脉,其中该控制模组根据该切换控制模组之选择,对该第一延迟链及该第二延迟链进行控制,该将计算模组之计算结果载入未被选择之延迟链。
地址 中国