发明名称 |
用于生成选择连线表的方法、装置 |
摘要 |
用于生成集成电路连线表操作包括:生成其中具有多个单元的集成电路的第一原理图和生成定义了在集成电路多个单元之间前布局电互连及该前布局互连近似寄生电阻和寄生电容的第二原理图。分别在第一和第二原理图内相应第一和第二端口处组合第一和第二原理图。本操作还包括通过生成一个定义了在集成电路多个单元之间后布局电互连及该后布局互连的近似寄生电阻和寄生电容的原理图电路生成一个集成电路连线表。 |
申请公布号 |
CN100555602C |
申请公布日期 |
2009.10.28 |
申请号 |
CN200310118722.9 |
申请日期 |
2003.12.02 |
申请人 |
三星电子株式会社 |
发明人 |
李钟培;柳文铉;金教善;崔正敏 |
分类号 |
H01L21/82(2006.01)I;G06F17/50(2006.01)I |
主分类号 |
H01L21/82(2006.01)I |
代理机构 |
北京市柳沈律师事务所 |
代理人 |
吕晓章;马 莹 |
主权项 |
1.一种生成集成电路连线表的方法,包括如下步骤:根据输入信息生成一个其中具有多个单元的集成电路的第一原理图;根据所述第一原理图生成一个其中定义了在该集成电路的多个单元之间的后布局互连以及该后布局互连的近似寄生电阻和寄生电容的第二原理图;以及分别在第一原理图内的第一端口和第二原理图内的与第一端口对应的第二端口处组合第一和第二原理图。 |
地址 |
韩国京畿道 |