发明名称 |
半导体器件及其制造方法 |
摘要 |
提供一种根据侧面取向和载流子极性优化应变方向的FinFET和纳米线晶体管以及用于实现该晶体管的引入SMT的制造方法。一种半导体器件包括:具有半导体衬底的pMISFET;形成在所述衬底的上部的长方体形状的半导体层,其具有平行于所述衬底主面的顶部表面和垂直于所述衬底主面的(100)面方向的侧面;形成在所述矩形半导体层中的沟道区;至少形成在矩形层的侧面上的栅绝缘膜;所述栅绝缘膜上的栅电极;以及形成在所述矩形半导体层中的源/漏区,将所述沟道区置于源/漏区之间。在所述衬底主面的垂直方向上,所述沟道区被施加有压应变。还公开了该器件的制造方法。 |
申请公布号 |
CN101546770A |
申请公布日期 |
2009.09.30 |
申请号 |
CN200910006800.3 |
申请日期 |
2009.02.27 |
申请人 |
株式会社东芝 |
发明人 |
斋藤真澄;内田建 |
分类号 |
H01L27/088(2006.01)I;H01L29/10(2006.01)I;H01L21/8234(2006.01)I |
主分类号 |
H01L27/088(2006.01)I |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
屠长存 |
主权项 |
1. 一种半导体器件包括:半导体衬底;具有长方体形状的半导体层,其形成在所述半导体衬底的上部,具有平行于所述半导体衬底的主面的顶部表面和垂直于所述半导体衬底主面的(100)面取向的侧面;以及pMISFET,其中所述pMISFET具有:至少形成在所述半导体层的侧面处的沟道区;至少形成在所述半导体层的侧面上的栅电介质膜;覆盖所述沟道区的栅电极,所述栅电介质膜夹在所述栅电极和所述沟道区之间;以及形成在所述长方体形状的半导体层中的源/漏区,其形成方式为所述沟道区置于所述源/漏区之间,并且其中在垂直于所述半导体衬底主面的方向上,所述沟道区被施加有压应变。 |
地址 |
日本东京都 |