| 发明名称 | 半导体器件及其制造方法 | ||
| 摘要 | 本发明提供一种半导体器件及其制造方法，所述半导体器件包括：半导体衬底；配置在上述半导体衬底上方的包含氧的绝缘膜；在上述绝缘膜中配置的凹部；在上述凹部的内壁上配置的包含铜的第一膜；在上述第一膜上方配置并填充至上述凹部中的包含铜的第二膜；以及在上述第一膜和上述第二膜之间配置的包含锰的氧化物层。此外，通过电镀方法在上述结构上形成铜互连，并随后，以80℃至120℃的温度进行短时间热处理。本发明可抑制由于Mn引起的互连阻抗的增加。 | ||
| 申请公布号 | CN101436579A | 申请公布日期 | 2009.05.20 |
| 申请号 | CN200810176660.X | 申请日期 | 2008.11.14 |
| 申请人 | 富士通微电子株式会社 | 发明人 | 羽根田雅希;砂山理江;清水纪嘉;大塚信幸;中尾嘉幸;田平贵裕 |
| 分类号 | H01L23/522(2006.01)I;H01L23/532(2006.01)I;H01L21/768(2006.01)I | 主分类号 | H01L23/522(2006.01)I |
| 代理机构 | 隆天国际知识产权代理有限公司 | 代理人 | 张龙哺;冯志云 |
| 主权项 | 1、一种半导体器件，包括：半导体衬底；包含氧的绝缘膜，配置在所述半导体衬底上；凹部，形成在所述绝缘膜中；包含铜的第一膜，形成在所述凹部的内壁上方；包含铜的第二膜，形成在所述第一膜上并填充至所述凹部中；以及包含锰的氧化物层，形成在所述第一膜和所述第二膜之间。 | ||
| 地址 | 日本东京都 | ||