发明名称 |
一种MOS晶体管及其制作方法 |
摘要 |
本发明提供了一种新结构的MOS晶体管,其特征在于所述MOS晶体管具有不对称的源漏结构,源端采用金属或金属和半导体形成的化合物与沟道形成肖特基接触,漏端采用抬高的高掺杂漏。本发明的MOS晶体管的源漏寄生电阻比传统的MOSFET器件小得多,而关态漏电流也减小了许多,使器件的开关态电流比有了很大的提高。本发明提出的肖特基势垒接触源端和抬高的掺杂漏端的MOS晶体管(SSRDMOSFET)的工艺制备方法和传统的肖特基势垒源漏MOS晶体管制作工艺相兼容,同时由于离子注入工艺步骤在栅结构形成之前,因此有着较低的热预算,使得高K栅介质和金属栅材料的应用有着较大的空间。 |
申请公布号 |
CN100448028C |
申请公布日期 |
2008.12.31 |
申请号 |
CN200610140391.2 |
申请日期 |
2006.12.08 |
申请人 |
北京大学 |
发明人 |
孙雷;李定宇;张盛东;吴涛;韩汝琦;刘晓彦 |
分类号 |
H01L29/78(2006.01);H01L21/336(2006.01) |
主分类号 |
H01L29/78(2006.01) |
代理机构 |
北京君尚知识产权代理事务所 |
代理人 |
邵可声 |
主权项 |
1.一种MOS晶体管,包括一栅电极,一栅介质层,一栅电极侧墙介质层,一半导体衬底,一源区和一漏区;所述源区由金属或金属与半导体形成的化合物材料构成,所述漏区由半导体高掺杂形成,分别位于半导体衬底之上、栅电极的两侧,且漏区具有抬高结构;所述栅介质层位于栅电极之下、半导体衬底之上,两侧分别与源区和漏区相连;所述栅电极侧墙介质层位于栅电极靠近源区一侧、栅介质层之上。 |
地址 |
100871北京市海淀区颐和园路5号 |