通过使循环冗余码线路相对于数据线路偏移改善等待时间

摘要

本发明的实施例一般涉及用于通过使循环冗余校验线路相对于数据偏移来改善等待时间的系统、方法和设备。在一些实施例中，存储器装置包括用于提供读数据位的存储器阵列和用于生成与读数据位对应的CRC位的循环冗余码(CRC)生成器。此外，存储器装置可以包括用于将读数据位和CRC位传送到主机的传送成帧单元，其中传送成帧单元包括至少部分基于偏移值使CRC位的传输相对于读数据位的传输偏移的逻辑。还描述了其他实施例并且对这些其他实施例要求权利。

主权项

1.一种集成电路，包括：存储器阵列，用于响应读命令来提供读数据位；循环冗余码(CRC)生成器，用于生成与所述存储器阵列提供的所述读数据位对应的CRC位；传送成帧单元，用于将所述读数据位和所述CRC位传送到主机，其中所述传送成帧单元包括至少部分基于偏移值使所述CRC位的传输相对于所述读数据位的传输偏移的逻辑。