| 主权项 |
1.一种数位视讯(Digital Video;DV)编码的方法,包括: 取得该DV资料以执行多阶段编码;以及 当接收到一略过指令时,将下一阶段的编码步骤省 略。 2.如申请专利范围第1项所述之数位视讯编码的方 法,其中该多阶段编码为三阶段可变长度编码( Variable Length Coding;VLC),包括:第一阶段编码、第二 阶段编码、以及第三阶段编码。 3.如申请专利范围第1项所述之数位视讯编码的方 法,更包括当接收到该略过指令时,将该多阶段编 码中剩下未执行的编码阶段都省略掉。 4.如申请专利范围第1项所述之数位视讯编码的方 法,其中该略过指令系由一微处理器(Microprocessor) 发出的。 5.如申请专利范围第4项所述之数位视讯编码的方 法,更包括利用该微处理器监视一共用资源的状态 ,而当该共用资源的使用率超过一预设限制标准时 ,该微处理器就发出一略过指令。 6.如申请专利范围第5项所述之数位视讯编码的方 法,其中该共用资源为动态随机存取记忆体(Dynamic Random Access Memory;DRAM)的频宽。 7.如申请专利范围第6项所述之数位视讯编码的方 法,其中该略过指令系由一DRAM控制器透过一实体 链路(Physical Link)所发布的。 8.如申请专利范围第7项所述之数位视讯编码的方 法,其中该略过指令的发布时机为该DRAM频宽使用 率高过该预设限制标准时。 9.如申请专利范围第1项所述之数位视讯编码的方 法,其中该略过指令的发布时机为侦测到一快速拨 放或快速倒带的操作。 10.如申请专利范围第1项所述之数位视讯编码的方 法,其中该略过指令的发布时机为侦测到编码资料 将输出到一易出错的环境。 11.如申请专利范围第10项所述之数位视讯编码的 方法,其中该DV资料将被编码成网路视讯流(Internet Streaming),而该略过指令的发布时机为一通道错误 率高过一特定比例时。 12.一种数位视讯(DV)编码的系统,包括: 一缓冲器,用来暂时储存DV编码所需的该DV资料; 一可变长度编码(VLC)装置,从该缓冲器取得该DV资 料,并为该DV资料执行多阶段编码;以及 一控制机制,当接收到一略过指令时,命该VLC装置 省略下一阶段编码步骤,并命令该缓冲器提供下一 个视讯片段给该VLC装置。 13.如申请专利范围第12项所述之数位视讯编码的 系统,其中该VLC装置执行的多阶段编码,包括:第一 阶段编码、第二阶段编码、以及第三阶段编码的 三阶段编码。 14.如申请专利范围第12项所述之数位视讯编码的 系统,其中该控制机制在接收到该略过指令时,命 该VLC装置省略该多阶段编码中剩下的编码阶段。 15.如申请专利范围第12项所述之数位视讯编码的 系统,更包括一微处理器,用来发布该略过指令给 该控制机制。 16.如申请专利范围第15项所述之数位视讯编码的 系统,更包括一共用装置,其中该微处理器监视该 共用装置的状态,并且当该共用装置的使用率超过 一预设限制标准时,发布该略过指令。 17.如申请专利范围第16项所述之数位视讯编码的 系统,其中该共用装置包括一DRAM与一DRAM控制器,并 且当该DRAM控制器侦测到该DRAM频宽的使用率超过 该预设限制标准时,该微处理器发布该略过指令。 18.如申请专利范围第12项所述之数位视讯编码的 系统,更包括一共用装置,其中该略过指令系由该 共用装置透过一实体链路所发布的。 19.如申请专利范围第18项所述之数位视讯编码的 系统,其中该共用装置于该共用装置的资源使用率 超过一预设限制标准时发布一略过指令。 20.如申请专利范围第19项所述之数位视讯编码的 系统,其中该共用装置包括一DRAM与一DRAM控制器,当 该DRAM控制器侦测该DRAM频宽使用率超过该预设限 制标准时,发布一略过指令。 21.如申请专利范围第12项所述之数位视讯编码的 系统,其中该略过指令的发布时机为侦测到一快速 播放或快速倒带操作时。 22.如申请专利范围第12项所述之数位视讯编码的 系统,其中该略过指令的发布时间为侦测到编码资 料将输出到一易出错的环境。 23.如申请专利范围第22项所述之数位视讯编码的 系统,其中该DV资料将被编码成网路视讯流(Internet Streaming),而该略过指令的发布时机为一通道错误 率高过一特定比例时。 24.如申请专利范围第12项所述之数位视讯编码的 系统,更包括: 一转换装置,利用一离散余弦转换(Discrete Cosine Transformation;DCT)演算法分析该DV资料; 一量化装置,将该转换装置的输出做权重与量化的 处理; 一扫描装置,扫描该量化装置的输出;以及 一连串长度编码(Run-length Coding;RLC)装置,将该扫描 装置的输出以RLC编码,并将该RLC编码资料提供给该 VLC装置。 25.一种数位视讯(Digital Video;DV)解码的方法,包括: 取得该DV资料以执行多阶段解码;以及 当接收到一略过指令时,将下一阶段的解码步骤省 略。 26.如申请专利范围第25项所述之数位视讯解码的 方法,其中该多阶段解码为三阶段可变长度解码( Variable Length Decoding;VLD),包括:第一阶段解码、第二 阶段解码、以及第三阶段解码。 27.如申请专利范围第25项所述之数位视讯解码的 方法,更包括当接收到该略过指令时,将该多阶段 解码中剩下未执行的解码阶段都省略掉。 28.如申请专利范围第25项所述之数位视讯解码的 方法,其中该略过指令系由一微处理器(Microprocessor )发出的。 29.如申请专利范围第28项所述之数位视讯解码的 方法,更包括利用该微处理器监视一共用资源的状 态,而当该共用资源的使用率超过一预设限制标准 时,该微处理器就发出一略过指令。 30.如申请专利范围第29项所述之数位视讯解码的 方法,其中该共用资源为动态随机存取记忆体( Dynamic Random Access Memory;DRAM)的频宽。 31.如申请专利范围第30项所述之数位视讯解码的 方法,其中该略过指令系由一DRAM控制器透过一实 体链路(Physical Link)所发布的。 32.如申请专利范围第31项所述之数位视讯解码的 方法,其中该略过指令的发布时机为该DRAM频宽使 用率高过该预设限制标准时。 33.如申请专利范围第25项所述之数位视讯解码的 方法,其中该略过指令的发布时机为侦测到一快速 拨放或快速倒带的操作。 34.如申请专利范围第25项所述之数位视讯解码的 方法,其中该略过指令的发布时机为侦测到解码资 料的来源为一易出错的环境。 35.如申请专利范围第34项所述之数位视讯解码的 方法,其中该DV资料是透过网路视讯流(Internet Streaming)传递的,而该略过指令的发布时机为一通 道错误率高过一特定比例时。 36.一种数位视讯(DV)解码的系统,包括: 一储存媒体,储存DV解码所需的DV资料; 一可变长度解码(VLD)装置,从该储存媒体取得该DV 资料,并为该DV资料执行多阶段解码;以及 一控制机制,当接收到一略过指令时,命该VLD装置 省略下一阶段解码步骤,并命令该储存媒体提供下 一个视讯片段给该VLD装置。 37.如申请专利范围第36项所述之数位视讯解码的 系统,其中该VLD装置执行的多阶段解码,包括:第一 阶段解码、第二阶段解码、以及第三阶段解码的 三阶段解码。 38.如申请专利范围第36项所述之数位视讯解码的 系统,其中该控制机制在接收到该略过指令时,命 该VLD装置省略该多阶段解码中剩下的解码阶段。 39.如申请专利范围第36项所述之数位视讯解码的 系统,更包括一微处理器,用来发布该略过指令给 该控制机制。 40.如申请专利范围第39项所述之数位视讯解码的 系统,更包括一共用装置,其中该微处理器监视该 共用装置的状态,并且当该共用装置的使用率超过 一预设限制标准时,发布该略过指令。 41.如申请专利范围第40项所述之数位视讯解码的 系统,其中该共用装置包括一DRAM与一DRAM控制器,并 且当该DRAM控制器侦测到该DRAM频宽的使用率超过 该预设限制标准时,该微处理器发布该略过指令。 42.如申请专利范围第36项所述之数位视讯解码的 系统,更包括一共用装置,其中该略过指令系由该 共用装置透过一实体链路所发布的。 43.如申请专利范围第42项所述之数位视讯解码的 系统,其中该共用装置于该共用装置的资源使用率 超过一预设限制标准时发布一略过指令。 44.如申请专利范围第43项所述之数位视讯解码的 系统,其中该共用装置包括一DRAM与一DRAM控制器,当 该DRAM控制器侦测该DRAM频宽使用率超过该预设限 制标准时,发布一略过指令。 45.如申请专利范围第36项所述之数位视讯解码的 系统,其中该略过指令的发布时机为侦测到一快速 播放或快速倒带操作时。 46.如申请专利范围第36项所述之数位视讯解码的 系统,其中该略过指令的发布时间为侦测到解码资 料的来源为一易出错的环境。 47.如申请专利范围第46项所述之数位视讯解码的 系统,其中该DV资料是以网路视讯流(Internet Streaming )传送,而该略过指令的发布时机为一通道错误率 高过一特定比例时。 48.如申请专利范围第36项所述之数位视讯解码的 系统,更包括: 一连串长度编码(Run Length Decoding;RLD)装置,为该VLD 装置的输出执行RLD解码; 一反扫描装置,将该RLD装置的输出反扫描; 一反量化装置,将该反扫描装置的输出做反权重与 反量化的处理;以及 一反转换装置,利用一反离散余弦转换(Discrete Cosine Transformation;DCT)演算法分析该反量化装置的 输出。 图式简单说明: 第1图显示DV编码器的方块图。 第2图显示可变长度编码(VLC)的DV编码流程图。 第3a-3c图显示一个视讯片段执行三阶段编码的步 骤。 第4图显示DV解码器的方块图。 第5图显示可变长度解码(VLD)的DV解码流程图。 第6图显示本发明一个实施例的VLC编码流程图。 第7图为本发明一个实施例中DV编码器之范例方块 图。 第8图为根据本发明实施例之DV编码系统的范例。 第9图显示本发明一个实施例中VLD解码流程图。 第10图为本发明一个实施例中DV解码器之范例方块 图。 第11图为根据本发明实施例之DV解码系统的范例。 |
