记忆体装置及其操作方法

摘要

一种具有为多层胞元(MLC)之记忆胞元的记忆体装置。记忆胞元阵列包含复数胞元串，每一胞元串设置于位元线与共源极线之间，其中在编程确认时，施加正电压至该共源极线。架构页面缓冲器以编程该等MLC、读取记忆胞元、及执行编程确认。藉由相继增加位元线选择信号之电压准位而执行此编程确认，直到该位元线选择信号达到足以确认记忆胞元阵列中已选择之胞元之编程状态的电压。