具时脉信号控制机能之正反器电路,及时脉控制电路

摘要

本发明揭示一种，具时脉信号控制机能之正反器电路，及时脉控制电路，在正反器电路10配设不一致捡测电路DDC，及时脉控制电路CCC。不一致捡测电路用以捡出正反器电路10之资料输入信号DIS与资料输出信号DOS之不一致。时脉控制电路CCC在资料输入信号 DIS与资料输出信号DOS不一致时，与外部时脉信号 ECLK之上升同步，将短脉冲当作内部时脉信号 ICLK供给正反器电路10。另一方面，资料输入信号 DIS与资料输出信号DOS一致时，则将低位准之信号当作内部时脉信号ICLK，供给正反器电路10。因此，可以一方面抑制供应时脉信号所需要消耗之电力，同时防止正反器动作发生错误。

主权项

1.一种具时脉信号控制机能之正反器电路,其特征在于,具备有:输入资料输入信号及内部时脉信号,而与上述内部时脉信号同步保持上述资料输出信号之値,作为资料输出信号输出之资料保持输出电路;输入上述资料保持输出电路之上述资料输入信号,与上述资料输出信号,捡出此等资料输入信号与资料输出信号之不一致,而输出不一致信号之不一致捡测电路;以及输入外部时脉信号与上述不一致信号,上述资料输入信号与上述资料输出信号不一致时,与上述外部时脉信号之上升同步,以短脉冲当作上述内部时脉信号而输出,上述资料输入信号与上述资料输出信号一致时,以低位准之信号当作上述内部时脉信号而输出之时脉控制电路。2.如申请专利范围第1项之具时脉信号控制机能之正反器电路,其特征在于,上述不一致信号,系上述资料输入信号与上述资料输出信号不一致时成为高位准之信号,上述时脉控制信号之输出之上述内部时脉信号,系时脉控制信号与上述外部时脉信号之逻辑积,上述时脉控制信号,系上述不一致信号与传播控制信号之逻辑积,上述传播控制信号,系上述时脉控制信号与上述外部时脉信号之否定之逻辑和。3.如申请专利范围第1项之具时脉信号控制机能之正反器电路,其特征在于,上述不一致信号,系上述资料输入信号与上述资料输出信号不一致时成为高位准之信号,上述时脉控制信号之输出之上述内部时脉信号,系时脉控制信号、上述外部时脉信号与上述不一致信号之逻辑积,上述时脉控制信号,系上述不一致信号与传播控制信号之逻辑积,上述传播控制信号,系上述时脉控制信号与上述外部时脉信号之否定之逻辑和。4.如申请专利范围第1项之具时脉信号控制机能之正反器电路,其特征在于,上述不一致信号,系上述资料输入信号与上述资料输出信号不一致时成为高位准之信号,上述时脉控制信号之输出之上述内部时脉信号,系时脉控制信号与上述外部时脉信号之逻辑积,上述时脉控制信号,系上述不一致信号、传播控制信号与对上述内部时脉信号具有一定之延迟时间之信号之逻辑积,上述传播控制信号,系上述时脉控制信号与上述外部时脉信号之否定之逻辑和。5.如申请专利范围第1项之具时脉信号控制机能之正反器电路,其特征在于,上述不一致信号,系上述资料输入信号与上述资料输出信号不一致时成为高位准之信号,上述时脉控制信号之输出之上述内部时脉信号,系时脉控制信号与上述外部时脉信号之逻辑积,上述时脉控制信号,系上述不一致信号、传播控制信号与输出保持信号之逻辑积,上述传播控制信号,系上述时脉控制信号与上述外部时脉信号之否定之逻辑和。6.如申请专利范围第1项之具时脉信号控制机能之正反器电路,其特征在于,上述不一致信号,系上述资料输入信号与上述资料输出信号不一致时成为低位准之信号上述时脉控制信号之输出之上述内部时脉信号,系时脉控制信号与上述外部时脉信号之逻辑积否定之否定,上述时脉控制信号,系上述不一致信号与传播控制信号之逻辑和否定,上述传播控制信号,系上述时脉控制信号之否定与上述外部时脉信号之逻辑积。7.如申请专利范围第6项之具时脉信号控制机能之正反器电路,其特征在于,上述不一致捡测电路具备有:配设有输入资料输入信号之控制端子,输入资料输出信号之输入端子,及连接在上述时脉控制电路之输出端子之第1之n型MOS电晶体;配设有输入反转资料输入信号之控制端子,输入资料输出信号之输入端子,及连接在上述时脉控制电路之输出端子之第1之p型MOS电晶体;配设有输入反转资料输入信号之控制端子,输入反转资料输出信号之输入端子,及连接在上述时脉控制电路之输出端子之第2之n型MOS电晶体;以及,配设有输入资料输入信号之控制端子,输入反转资料输出信号之输入端子,及连接在上述时脉控制电路之输出端子之第2之p型MOS电晶体。8.如申请专利范围第1项至第7项中任一项之具时脉信号控制机能之正反器电路,其特征在于,上述资料保持输出电路,系由在上述内部时脉信号之上升时取进上述资料输入信号加以保持,当作上述资料输出信号输出之正反器电路所构成。9.如申请专利范围第1项至第7项中任一项之具时脉信号控制机能之正反器电路,其特征在于,上述资料保持输出电路,系由在上述内部时脉信号成高位准状态之期间取进上述资料输入信号,当作上述资料输出信号输出之正反器电路所构成。10.一种时脉控制电路,系输入外部时脉信号与供应控制信号,而输出内部时脉信号之时脉控制电路,其特征在于,上述内部时脉信号,系时脉控制信号与上述外部时脉信号之逻辑积,上述时脉控制信号,系上述供应控制信号与传播控制信号之逻辑积,上述传播控制信号,系上述时脉控制信号与外部时脉信号之否定之逻辑和。图式简单说明:第一图系表示本发明第1实施形态之具时脉信号控制机能之正反器电路之图。第二图系说明本发明第1实施形态之具时脉信号控制机能之正反器电路之动作用之定时图(外部时脉信号在低位准时,资料输入信号发生变化)。第三图系说明本发明第1实施形态之具时脉信号控制机能之正反器电路之动作用之定时图(外部时脉信号在高位准时,资料输入信号发生变化)。第四图系表示第2实施形态之具时脉信号控制机能之正反器电路之图。第五图系表示第3实施形态之具时脉信号控制机能之正反器电路之图。第六图系表示第4实施形态之具时脉信号控制机能之正反器电路之图。第七图系表示第5实施形态之具时脉信号控制机能之正反器电路之图。第八图系表示时脉控制电路之变形例子之图(第6实施形态)。第九图系表示时脉控制电路之变形例子之图(第7实施形态)。第十图系表示时脉控制电路之变形例子之图(第8实施形态)。第十一图系表示第9实施形态之具时脉信号控制机能之正反器电路之图。第十二图系表示第10实施形态之具时脉信号控制机能之正反器电路之图。第十三图系表示将第1实施形态之时脉控制电路供时脉树状电路控制用时之一个例子之图(第11实施形态)。第十四图系表示传统之正反器电路之图。