解码装置

摘要

本发明提供一种解码装置。同步检出电路(1)从串行输入的LPP数据及摆动数据中检出同步模式。第1帧计数器(3)在同步检出电路(1)检出最初的同步模式的时刻被复位，并对直到下一个同步模式被检出期间的数据帧进行计数。比较电路(4)将第1帧计数器(3)的计数值与1区段的帧数相对应的第1基准值S进行比较。判定电路(5)根据比较电路(4)的比较结果判定所检出的同步模式是否正确。

主权项

1. 一种解码装置，是对将同步模式按规定周期被配置了的槽脊预置凹点进行重放后的重放数据进行解码的解码装置，其特征在于：包括：将输入的上述重放数据与上述同步模式相对应的同步数据进行比较，检出两数据一致后输出检出信号的检出电路；根据从上述检出电路得到的检出信号进行计数动作，对上述重放数据的比特数进行计数的第一计数器；根据上述第一计数器的计数结果，获得与对上述同步模式进行检出的周期相对应的计数值的第二计数器；和将上述第一计数器的计数值与第一基准值进行比较，将上述第二计数器的计数值与第二基准值进行比较，判定上述检出电路所检出的同步模式正确与否的判定电路；上述重放数据按规定的比特数以帧为单位被汇总的同时，由多帧重放数据构成1个区段的重放数据，每1个区段的上述重放数据配置有上述同步模式；上述判定电路以一帧的比特数相对应的值作为上述第一基准值，以1个区段的帧数相对应的值作为上述第二基准值。