| 主权项 |
1.一种于单指令多资料(SIMD)执行引擎中实行之方 法,包含: 储存资讯于一n通道的单指令多资料(Single Instruction, M ultiple-Data, SIMD)执行引擎的一n位置旗 标暂存器中,该资讯代表多个m通道独立向量,其中, n及m系为大于1的整数;以及 基于该旗标暂存器中的该资讯产生一输出,该输出 包括至少一位置,该位置之値系基于代表不同独立 向量的资讯。 2.如申请专利范围第1项所述之方法,其中,该旗标 暂存器具有p个位元,各个位元代表该SIMD执行引擎 之至少一通道,且p小于n。 3.如申请专利范围第1项所述之方法,其中,该输出 具有p个位元,各个位元代表该SIMD执行引擎之至少 一通道,且p小于n。 4.如申请专利范围第1项所述之方法,其中,各个向 量(i)系关联于该SIMD执行引擎之至少两个通道,且( ii)包括关联于一图形位置之二个位置値。 5.如申请专利范围第1项所述之方法,其中,(i)该旗 标暂存器具有n个位元,各个位元代表该SIMD执行引 擎之一通道,且(ii)该输出具有n个位元,各个位元代 表该SIMD执行引擎之一通道。 6.如申请专利范围第5项所述之方法,其中,该输出 中之第一位元代表该SIMD执行引擎之第一通道,且 该输出中之该第一位元的値至少部分是基于该旗 标暂存器中之不代表该第一通道的位元。 7.如申请专利范围第1项所述之方法,其中,上述产 生该输出包含: 接收关联于至少一组SIMD执行引擎通道的一指示; 评估代表该组SIMD执行引擎通道之该旗标暂存器中 的一组位元;以及 储存评估之一结果于代表该组SIMD执行引擎通道的 该输出的该组位元中。 8.如申请专利范围第7项所述之方法,其中,上述评 估包含决定是否为下列之一:(i)该旗标暂存器中的 所有该组位元具有一第一値,或(ii)该旗标暂存器 中的任意该组位元具有一第一値。 9.如申请专利范围第7项所述之方法,其中,指示可 以关联于不同大小的SIMD执行引擎通道组。 10.如申请专利范围第7项所述之方法,其中,该接收 的指示系关联于多个组,且该评估及储存系针对各 个组而实行。 11.如申请专利范围第1项所述之方法,其中,上述储 存包含储存第一资讯于一第一旗标暂存器,且更包 含: 储存第二资讯于该SIMD执行引擎的一第二旗标暂存 器;以及 基于该第一及第二旗标暂存器中的资讯产生一第 二输出,该第二输出包括至少一位置,该至少一位 置之値系基于来自该第一旗标暂存器及该第二旗 标暂存器两者的资讯。 12.一种于SIMD执行引擎中实行之方法,包含: 储存资讯于一n通道单指令多资料(SIMD)执行引擎的 一第一p位置旗标暂存器,其中,n及p系为大于1的整 数; 储存资讯于该执行引擎的一第二旗标暂存器;以及 产生一输出,该输出包括至少一位置,该至少一位 置之値系基于来自该第一p位置旗标暂存器及该第 二旗标暂存器两者的资讯。 13.如申请专利范围第12项所述之方法,其中,(i)该第 一旗标暂存器具有n个位元,各个位元代表该SIMD执 行引擎之一通道,(ii)该第二旗标暂存器具有n个位 元,各个位元代表该SIMD执行引擎之一通道,及(iii) 该输出具有n个位元,各个位元代表该SIMD执行引擎 之一通道。 14.如申请专利范围第13项所述之方法,其中,该输出 中之第一位元代表该SIMD执行引擎之第一通道,且 该输出中之第一位元的値至少部分是基于该旗标 暂存器中之不代表该第一通道的位元。 15.如申请专利范围第13项所述之方法,其中,上述产 生该输出包含: 接收关联于一组旗标暂存器的一指示;以及 针对每个SIMD执行引擎通道: 评估来自该组中的该旗标暂存器之代表该通道的 该些位元,以及 储存该评估之一结果于代表该通道的输出位元中 。 16.如申请专利范围第15项所述之方法,其中,上述评 估包含针对每个SIMD执行引擎通道决定是否为下列 之一:(i)来自该组中的该旗标暂存器之代表该通道 的所有位元具有一第一値,或(ii)来自该组中的该 旗标暂存器之代表该通道的任意位元具有一第一 値。 17.如申请专利范围第15项所述之方法,其中,指示可 以关联于不同大小的旗标暂存器组。 18.如申请专利范围第13项所述之方法,其中,该资讯 代表多个m通道独立向量,其中m系为大于1的整数, 且上述产生包含产生一第一输出,更包含: 基于该第一资讯产生一第二输出,该第二输出包括 至少一位置,该至少一位置之値系基于代表不同独 立向量之资讯。 19.如申请专利范围第18项所述之方法,其中,各个向 量(i)系关联于该SIMD执行引擎之至少两个通道,及( ii)包括关联于一位置的两个値。 20.一种于SIMD执行引擎中实行之方法,包含: 储存资讯于一n通道单指令多资料(SIMD)执行引擎的 一旗标暂存器,其中,n系为大于1的整数; 接收关联于一组SIMD执行引擎通道的一指示;以及 基于关联于该组SIMD执行引擎通道的该旗标暂存器 中的资讯而产生一输出。 21.一种用于SIMD执行引擎之装置,包含: 一n通道单指令多资料(Single Instruction, Multiple-Data, SIMD)执行引擎的一n位元旗标暂存器,其中,n系为大 于1的整数且该旗标暂存器的各个位元系关联于一 通道,且其中,该旗标暂存器系用以储存来自一执 行单元之资讯,该资讯系关联于多于一个的多通道 图形向量;以及 一水平评估单元,用以产生一n位元输出,其中,该输 出中的各个位元系关联于该SIMD执行引擎之一通道 ,且该输出中的至少一位元之値系基于代表不同图 形向量的旗标暂存器中之位元。 22.如申请专利范围第21项所述之装置,其中,该水平 评估单元进一步用以(i)接收关联于至少一组SIMD执 行引擎通道的一指示,(ii)评估代表该组SIMD执行引 擎通道之该旗标暂存器中的该组位元;以及(iii)输 出所评估之一结果至该执行单元。 23.如申请专利范围第22项所述之装置,其中,指示可 以是关联于不同大小的SIMD执行引擎通道组。 24.一种用于SIMD执行引擎之装置,包含: 一n通道单指令多资料(Single Instruction, Multiple-Data, SIMD)执行引擎的一第一n位元旗标暂存器,其中,n系 为大于1的整数; 该SIMD执行引擎之一第二n位元旗标暂存器;以及 一垂直评估单元,用以产生一n位元输出,该输出包 括至少一位元,该至少一位元之値系基于来自该第 一n位元旗标暂存器及该第二n位元旗标暂存器两 者之资讯。 25.如申请专利范围第24项所述之装置,其中,该垂直 评估单元进一步用以(i)接收关联于一组旗标暂存 器的一指示,且,针对每个SIMD执行引擎通道:(ii)评 估来自该组中的该旗标暂存器之代表该通道的位 元;以及(iii)储存该评估之一结果于代表该通道之 该输出位元。 26.如申请专利范围第25项所述之装置,更包含: 一执行单元,用以提供该指示以及接收该输出。 27.一种处理系统,包含: 一处理器,包括: 一n通道的单指令多资料(Single Instruction, Multiple- Data, SIMD)执行引擎,其中n系为大于1的整数,包括: 一第一n位元旗标暂存器, 一第二n位元旗标暂存器,及 一垂直评估单元,用以产生一n位元输出, 该输出包括至少一位元,该至少一位元之値系基于 来自该第一n位元旗标暂存器及该第二n位元旗标 暂存器两者之资讯;以及 一图形记忆体单元。 28.如申请专利范围第27项所述之处理系统,其中,该 第一n位元旗标暂存器系用以储存来自一执行单元 之资讯,该资讯系关联于多于一个多通道图形向量 。 29.如申请专利范围第27项所述之处理系统,更包含: 一水平评估单元。 图式简单说明: 第1图及第2图绘示处理系统。 第3图绘示实质上同时处理两个向量的处理系统。 第4图绘示根据一些实施例之用于SIMD执行引擎之 旗标暂存器的一种水平评估单元。 第5图绘示根据一些实施例之一种方法的流程图。 第6图绘示根据一些实施例之一种方法的流程图。 第7图绘示根据一些实施例之用于SIMD执行引擎之 旗标暂存器的一种垂直评估单元。 第8图绘示根据一些实施例之一种方法的流程图。 第9图绘示根据一些实施例之用于SIMD执行引擎之 旗标暂存器的一种垂直评估单元。 第10图绘示根据一些实施例之一种方法的流程图 。 第11图绘示根据一些实施例之用于SIMD执行引擎之 旗标暂存器的水平及垂直评估单元。 第12图绘示根据一些实施例之一种系统的方块图 。 |
