一种测量电容失配性的方法及其电路结构

摘要

本发明公开了一种测量电容失配性的方法及其电路结构，该电路包括：拟测试电容一、拟测试电容二、参考电容，NMOS管一、NMOS管二、NMOS管三，PMOS管一、PMOS管二、PMOS管三，信号发生器；该测量电容失配性的方法，包括：当电路工作时，首先NMOS和PMOS全部关断；然后NMOS保持关断，PMOS导通，电容都被充电；然后PMOS关断，NMOS导通，电容都放电；测得分别流过参考电容、拟测试电容一、拟测试电容二的平均电流Iref、I1和I2；计算电容Mismatch值C_mismatch，即C_mismatch＝(I1－I2)/V_DDf，其中f为电路工作频率和V_DD为工作电压。本发明由于利用高精度性的充电电容测试法(CBCM)来测量电容Mismatch，可为电容Mismatch模型的提取提供准确的测试数据，从而极大地缩短模拟电路的设计周期。

主权项

1.一种测量电容失配性的电路，其特征在于，包括：拟测试电容一(C1)、拟测试电容二(C2)、参考电容(Cref)，PMOS管一(MO)、PMOS管二(M1)、PMOS管三(M2)，NMOS管一(M3)、NMOS管二(M4)、NMOS管三(M5)，信号发生器；其中，所述PMOS管一(MO)、PMOS管二(M1)和PMOS管三(M2)的栅极耦接并与所述信号发生器连接，所述PMOS管一(MO)、PMOS管二(M1)和PMOS管三(M2)的源极与衬底接工作电源，所述PMOS管一(MO)的漏极接所述拟测试电容一(C1)，所述PMOS管二(M1)的漏极接所述参考电容(Cref)，所述PMOS管三(M2)的漏极接拟测试电容二(C2)；所述NMOS管一(M3)、NMOS管二(M4)、NMOS管三(M5)的栅极耦接并与所述信号发生器连接，所述NMOS管一(M3)、NMOS管二(M4)、NMOS管三(M5)的源极与衬底接地，所述NMOS管一(M3)的漏极接所述拟测试电容一(C1)和所述PMOS管一(MO)的漏极，所述NMOS管二(M4)的漏极接所述参考电容(Cref)和所述PMOS管二(M1)的漏极，所述NMOS管三(M5)的漏极接拟测试电容二(C2)和所述PMOS管三(M2)的漏极。