| 主权项 |
1.一种制作一半导体元件之方法,其包含: 形成一超晶格,其包含复数个堆叠的层群组; 该超晶格的每一层群组各包含有界定一基底矽质 部份之复数个堆叠基底矽单层,以及其上之一能带 修改层; 该能带修改层包含有限定于相邻基底矽质部份一 晶体晶格内的至少一非半导体单层; 形成邻接该超晶格的一半导体层,其中并包括含有 一第一传导型态掺杂质之至少一第一区域;以及 于该超晶格内形成包括一第二传导型态掺杂质之 至少一第二区域,以与该至少一第一区域界定至少 一半导体接面。 2.如申请专利范围第1项之方法,其中该至少一第一 区域与该至少一第二区域彼此直接接触。 3.如申请专利范围第1项之方法,其中该至少一第一 区域与该至少一第二区域系彼此相分离。 4.如申请专利范围第1项之方法,其中该至少一第一 区域与该至少一第二区域被安排为垂直方向,使该 至少一半导体接面以横向延伸。 5.如申请专利范围第1项之方法,其中该至少一第一 区域与该至少一第二区域被安排为横向,使得该至 少一半导体接面以垂直方向延伸。 6.如申请专利范围第1项之方法,其中每一能带修改 层各包含氧。 7.如申请专利范围第1项之方法,其中每一能带修改 层各包含由氧,氮,氟及碳-氧所构成之群组中所选 定的一非半导体。 8.如申请专利范围第1项之方法,其中每一能带修改 层各系为一单一单层的厚度。 9.如申请专利范围第1项之方法,其中每一基底矽质 部份各皆小于八个单层的厚度。 10.如申请专利范围第1项之方法,其中形成该超晶 格更包含,形成一基底半导体盖层于一最顶部层群 组之上。 11.如申请专利范围第1项之方法,其中所有的该些 基底矽质部份全皆为相同数目单层之厚度。 12.如申请专利范围第1项之方法,其中该些基底矽 质部份之中的至少某些系为不同数目单层之厚度 。 13.一种制作一半导体元件之方法,其包含: 形成一超晶格,其包含复数个堆叠的层群组; 该超晶格的每一层群组各包含有界定一基底矽质 部份之复数个堆叠的基底矽单层,以及其上之一能 带修改层 该能带修改层包含有限定于相邻基底矽质部份一 晶体晶格内的至少一氧单层; 形成邻接该超晶格的一半导体层,其中并包括含有 一第一传导型态掺杂质之至少一第一区域;以及于 该超晶格内形成至少一包括一第二传导型态掺杂 质之第二区域,以与该至少一第一区域界定至少一 半导体接面,该至少一第一区域与该至少一第二区 域彼此直接接触。 14.如申请专利范围第13项之方法,其中该至少一第 一区域与该至少一第二区域被安排为垂直方向,以 使该至少一半导体接面以横向延伸。 15.如申请专利范围第13项之方法,其中该至少一第 一区域与该至少一第二区域被安排为横向,以使得 该至少一半导体接面以垂直方向延伸。 16.如申请专利范围第13项之方法,其中每一能带修 改层各系为一单一单层的厚度。 17.如申请专利范围第13项之方法,其中每一基底矽 质部份各皆小于八个单层的厚度。 18.如申请专利范围第13项之方法,其中形成该超晶 格更包含,形成一基底半导体盖层于一最顶部层群 组之上。 19.如申请专利范围第13项之方法,其中所有的该些 基底矽质部份全皆为相同数目单层之厚度。 20.如申请专利范围第13项之方法,其中该些基底矽 质部份之中的至少某些系为不同数目单层之厚度 。 图式简单说明: 图1-4之示意图显示依据本发明之不同实施例的半 导体元件部分之横截面图。 图5之示意图为图1之超晶格之大比例放大横截面 图。 图6之立体图显示图1中超晶格之一部份之原子构 造。 图7之示意图为一超晶格之另一实施例之大比例放 大横截面图,该超晶格可被用在图1之元件中。 图8A为习知技艺中之整体区块矽以及图1、5与6中 所显示之4/1 Si/O超晶格,两者由迦码点(G)之处计算 得之能带构造之曲线图。 图8B为习知技艺中之整体区瑰矽以及图1、5与6中 所显示之4/1 Si/O超晶格,两者由Z点之处计算得之能 带构造之曲线图。 图8C为习知技艺中之整体区块矽以及图7中所显示 之5/1/3/1 Si/O超晶格,两者由迦码及Z点之处计算得 之能带构造之曲线图。 |
