用于对准循环结构的LDPC码进行并行处理的译码器及方法

摘要

本发明公开一种用于对准循环结构的LDPC码进行并行处理的译码器及方法，该译码器包括：校验节点处理单元，以校验矩阵中的一行为单位，通过分时复用依次对校验矩阵的每行数据进行校验节点信息的更新处理；变量节点处理单元，以校验矩阵中的一列为单位，通过分时复用依次对校验矩阵的每列数据进行变量节点信息的更新处理；RAM存储器，用于译码处理过程中数据的缓冲；微指令控制器，连接所述校验节点处理单元、所述变量节点处理单元和所述RAM存储器，用于发出微指令控制所述校验节点处理单元与所述变量节点处理单元的计算结果的相互传递和更新的迭代译码处理。本发明可以节省硬件资源，提高译码的处理速度。

主权项

1.一种用于对准循环结构的LDPC码进行并行处理的译码器，该LDPC码的校验矩阵分成若干个127×127的子矩阵，每个子矩阵中的每一行和每一列均只有一个“1”或者为全零，且子矩阵的行循环右移产生；其特征在于，该译码器包括：校验节点处理单元，用于以校验矩阵中的一行为单位，通过分时复用依次对校验矩阵的每行数据进行校验节点信息的更新处理；变量节点处理单元，用于以校验矩阵中的一列为单位，通过分时复用依次对校验矩阵的每列数据进行变量节点信息的更新处理；RAM存储器，连接在所述校验节点处理单元与所述变量节点处理单元之间，用于译码处理过程中数据的缓冲；微指令控制器，连接所述校验节点处理单元、所述变量节点处理单元和所述RAM存储器，用于发出微指令控制所述校验节点处理单元与所述变量节点处理单元的计算结果的相互传递和更新的迭代译码处理。