| 发明名称 | 具有微处理器和具有附加运算单元的数据处理装置及相关方法 | ||
| 摘要 | 为了进一步发展具有至少一个微处理器(90)和具有至少一个附加运算单元(40)的数据处理装置(100；100’)以及利用数据处理装置(100；100’)以可以顺序执行多个计算而没有微处理器(90)的任何干预的方式执行至少一个特别定义的计算的方法，建议可从至少一个特别外围存储器(10)加载寄存器，例如从至少一个RAM(随机存取存储器)加载、从至少一个ROM(只读存储器)加载、或者从至少一个EEPROM(电可擦可编程只读存储器)加载寄存器。 | ||
| 申请公布号 | CN100371887C | 申请公布日期 | 2008.02.27 |
| 申请号 | CN200380105026.2 | 申请日期 | 2003.11.25 |
| 申请人 | NXP股份有限公司 | 发明人 | T·贝林;R·马扎恩 |
| 分类号 | G06F9/38(2006.01);G06F9/302(2006.01) | 主分类号 | G06F9/38(2006.01) |
| 代理机构 | 中科专利商标代理有限责任公司 | 代理人 | 王波波 |
| 主权项 | 1.一种数据处理装置(100；100’)，具有至少一个微处理器(90)和至少一个附加运算单元(40)，所述数据处理装置(100；100’)用于执行至少一个特别定义的计算，该运算单元(40)经由多个寄存器耦合到微处理器(90)，其中第一寄存器用于控制数据传送，而第二寄存器用于发送命令，其特征在于，可以从至少一个外围存储器(10)加载寄存器，包括-从至少一个RAM(随机存取存储器)加载寄存器，-从至少一个ROM(只读存储器)加载寄存器，或者-从至少一个EEPROM(电可擦可编程只读存储器)加载寄存器；至少一组临时寄存器(20，22，24，26，28)被分配给存储器(10)，该组寄存器连接(230，232，234，236，238)到被分配给运算单元(40)的至少一组主寄存器(30，32，34，36，38)并被用于有效计算的寄存器存储；由至少一个用于指向待加载的数据的开始地址的地址寄存器(70)对存储器(10)起作用，该地址寄存器(70)连接到至少一个控制逻辑电路(60)；以及至少一个用于指示将顺序加载的寄存器组的计数寄存器(72)被分配(672)给控制逻辑电路(60)。 | ||
| 地址 | 荷兰艾恩德霍芬 | ||