发明名称 |
半导体集成电路器件及其制作方法 |
摘要 |
提供一种半导体集成电路器件的制作方法和用这种方法制作的半导体集成电路器件,半导体集成电路器件的制作方法包括:在半导体衬底上的第一层互连线上制作层间绝缘膜,在膜中制作互连线沟槽和开接触孔;在沟槽和开孔内制作阻挡膜,使得在接触孔的整个底部,其膜厚从孔底部中间向侧壁增大;在阻挡膜上制作铜膜,形成第二层互连线,并用CMP法抛光形成连接部分(柱塞)。按照本发明,电流从第二层互连线经连接部分(柱塞)流向第一层互连线的最短几何路径,与阻挡膜电阻最低的薄的部分不一致,而可使电流通路分散,不易发生电子的聚集。 |
申请公布号 |
CN101097888A |
申请公布日期 |
2008.01.02 |
申请号 |
CN200710136897.0 |
申请日期 |
2002.09.29 |
申请人 |
株式会社日立制作所 |
发明人 |
石川憲辅;齋藤逹之;宫内正敬;斎藤敏男;芦原洋司 |
分类号 |
H01L21/768(2006.01);H01L23/522(2006.01);H01L23/528(2006.01) |
主分类号 |
H01L21/768(2006.01) |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
王永刚 |
主权项 |
1.一种制造半导体集成电路器件的方法,包括步骤:(a)在半导体衬底上形成第一绝缘膜;(b)在所述第一绝缘膜中形成第一布线;(c)在所述第一布线上形成第二绝缘膜;(d)在所述第二绝缘膜上形成第三绝缘膜;(e)通过蚀刻所述第二和第三绝缘膜形成开孔,所述开孔延伸至所述第一布线;(f)蚀刻所述第一布线的表面;(g)在所述开孔的底部和侧壁上形成第一导电膜;及(h)在所述第一导电膜上形成第二导电膜,使得所述第二导电膜嵌入在所述开孔中,其中在所述开孔的底部中心处所述第一导电膜的厚度小于所述步骤(f)中的所述蚀刻量。 |
地址 |
日本东京 |