| 主权项 |
1.一种晶片封装结构之制程,其步骤包括: 提供一载板; 分别形成一图案化薄膜及一薄膜于该载板上及下; 利用该图案化薄膜为罩幕,于该载板上形成数个图 案化通槽; 形成至少一导电层于该等图案化通槽内,且该导电 层上区分为数晶片承载区及数个相互隔绝或连结 之导电接点区; 移除该图案化薄膜及该薄膜; 于每一该晶片承载区上形成至少一晶片,且该等晶 片分别与该等导电接点区形成电性连接; 在该载板上形成一封装胶体,并包覆该导电层及该 等晶片; 移除该载板;以及 以每一该晶片为单位进行切割,以形成数个晶片封 装结构。 2.如申请专利范围第1项所述之晶片封装结构之制 程,其中,该载板系由金属、玻璃、陶瓷或高分子 材质所构成者。 3.如申请专利范围第1项所述之晶片封装结构之制 程,其中,该导电层系设置于一位于该载板上之黏 着层上。 4.如申请专利范围第3项所述之晶片封装结构之制 程,其中,该黏着层系利用黏贴方式、印刷、旋转 涂布、蒸镀法、溅镀法、电镀法、无电解电镀法 设置在该载板上。 5.如申请专利范围第1项所述之晶片封装结构之制 程,其中,该载板系具有数凹槽,且该导电层系位于 该凹槽内周围并延伸至部分该载板表面上。 6.如申请专利范围第1项所述之晶片封装结构之制 程,其中,该载板系具有数凹槽,且该导电层系填满 该凹槽并延伸至部分该载板表面上。 7.如申请专利范围第1项所述之晶片封装结构之制 程,其中,该图案化薄膜及该薄膜系利用微影制程 形成。 8.如申请专利范围第1项所述之晶片封装结构之制 程,其中,该导电层系利用黏贴方式、印刷、旋转 涂布、蒸镀法、溅镀法、无电解电镀法或电镀法 形成。 9.如申请专利范围第1项所述之晶片封装结构之制 程,其中,该等晶片系利用数条引线与该等导电接 点区形成电性连接。 10.如申请专利范围第1项所述之晶片封装结构之制 程,其中,该载板移除之步骤后,更包括一形成至少 一凸块于该导电层下之步骤。 11.如申请专利范围第1项所述之晶片封装结构之制 程,其中,可重复进行该等晶片形成之前的步骤,以 形成一堆叠结构。 12.一种晶片封装结构之制程,其步骤包括: 提供一载板; 分别形成一第一图案化薄膜及一第一薄膜于该载 板上及下; 以该第一图案化薄膜为罩幕,于该载板上形成数个 第一图案化通槽; 形成至少一导电层于该等第一图案化通槽内; 分别形成一第二图案化薄膜及一第二薄膜于该导 电层上及该第一薄膜下; 以该第二图案化薄膜为罩幕,于该导电层上形成数 个第二图案化通槽; 形成至少一金属层于该第二图案化通槽内,且该金 属层上形成数个晶片承载区及数个相互隔绝的导 电接点区; 移除该第一、第二图案化薄膜及该第一、第二薄 膜; 于每一该晶片承载区上形成至少一晶片,且该等晶 片分别与该等导电接点区形成电性连接; 形成一封装胶体于该载板上,并包覆该导电层、该 金属层及该等晶片; 移除该载板;以及 以每一该晶片为单位进行切割,以形成数个晶片封 装结构。 13.如申请专利范围第12项所述之晶片封装结构之 制程,其中,该载板系由金属、玻璃、陶瓷或高分 子材质所构成者。 14.如申请专利范围第12项所述之晶片封装结构之 制程,其中,该导电层系设置于一位于该载板上之 黏着层上。 15.如申请专利范围第14项所述之晶片封装结构之 制程,其中,该黏着层系利用黏贴方式、印刷、旋 转涂布、溅镀法、无电解电镀法、蒸镀法、电镀 法设置在该载板上。 16.如申请专利范围第12项所述之晶片封装结构之 制程,其中,该载板系具有数凹槽,且该导电层系位 于该凹槽内周围并延伸至部分该载板表面上。 17.如申请专利范围第12项所述之晶片封装结构之 制程,其中,该载板系具有数凹槽,且该导电层系填 满该凹槽并延伸至部分该载板表面上。 18.如申请专利范围第12项所述之晶片封装结构之 制程,其中,该第一、第二图案化薄膜及该第一、 第二薄膜系利用微影制程形成。 19.如申请专利范围第12项所述之晶片封装结构之 制程,其中,该导电层系利用黏贴方式、印刷、旋 转涂布、溅镀法、无电解电镀法、蒸镀法、电镀 法形成。 20.如申请专利范围第12项所述之晶片封装结构之 制程,其中,该等晶片系利用数条引线与该等导电 接点区形成电性连接。 21.如申请专利范围第12项所述之晶片封装结构之 制程,其中,该载板移除之步骤后,更包括一形成至 少一凸块于该导电层下之步骤。 22.一种晶片封装结构,其包括: 一晶片承载板; 数个导电接点,其系设置于该晶片承载板周围并相 互隔绝或连结,且该晶片承载板及该等导电接点系 由至少一导电层组成,且该导电层形成有一贯穿之 图案化通槽,以分隔出该晶片承载板及该等导电接 点; 至少一晶片,其系设置于晶片承载板上,并与该等 导电接点形成电性连接;以及 一封装胶体,其系设置于该导电层上,并包覆该晶 片以露出该导电层下表面。 23.如申请专利范围第22项所述之晶片封装结构,其 中,该导电层系设置于一黏着层上。 24.如申请专利范围第22项所述之晶片封装结构,其 中,该黏着层系由金属、传导材质或高分子物质所 构成者。 25.如申请专利范围第22项所述之晶片封装结构,其 中,该等晶片系利用数条引线连接该等导电接点。 26.如申请专利范围第22项所述之晶片封装结构,其 中,该导电层系具有数凹槽,且部分自该封装胶体 底部露出。 27.如申请专利范围第22项所述之晶片封装结构,其 中,该导电层系具有数下凸部,且部分自该封装胶 体底部露出。 28.如申请专利范围第22项所述之晶片封装结构,更 包括至少一凸块,其系设置于该导电层下且露出封 装胶体底部。 29.如申请专利范围第22项所述之晶片封装结构,更 包括至少一金属层,其系设置于该导电层上,且该 图案化通槽贯穿该导电层及该金属层,以分隔出该 晶片承载板及该等导电接点。 30.如申请专利范围第22项所述之晶片封装结构,其 中,该导电层系由金属材质或导电性材质所构成者 。 31.如申请专利范围第28项所述之晶片封装结构,其 中,该等凸块材质为导电性材质或金属材质。 图式简单说明: 第1(a)图至第1(h)图为本发明之晶片封装结构之制 程之各步骤之结构剖视图。 第2图为本发明之晶片封装结构之结构剖视图。 第3(a)图至第3(h)图为本发明之晶片封装结构之制 程之各步骤之另一结构剖视图。 第4图为本发明之晶片封装结构之另一结构剖视图 。 第5图为本发明之晶片封装结构之再一结构剖视图 。 第6图为本发明之晶片封装结构之又一结构剖视图 。 第7(a)图至第7(j)图为本发明之晶片封装结构之制 程之各步骤之再一结构剖视图。 第8图为本发明之晶片封装结构之又一结构剖视图 。 第9(a)图至第9(j)图为本发明之晶片封装结构之制 程之各步骤之又一结构剖视图。 第10图为本发明之晶片封装结构之又一结构剖视 图。 第11图为本发明之晶片封装结构之又一结构剖视 图。 第12图为本发明之晶片封装结构之又一结构剖视 图。 |
