| 主权项 |
1.一种快闪记忆体资料存取可靠性提升装置,系包 含: 一指令暂存器,连结一快闪记忆体,以储存快闪记 忆体资料读、写之指令资料; 一位址暂存器,连结快闪记忆体,以储存快闪记忆 体资料读、写之位址资料; 一快闪记忆体控制电路,分别连结指令暂存器及位 址暂存器,以根据指令暂存器及位址暂存器内容而 对快闪记忆体资料进行写入或读出控制; 一资料暂存器,连结快闪记忆体控制电路,以作为 快闪记忆体资料读、写暂存之用; 一编码器,连结资料暂存器,以对该快闪记忆体写 入之资料进行编码; 一错误更正码产生器,连结编码器,以对该编码器 编码后之快闪记忆体写入资料产生错误更正码; 一讯号转换器,连结编码器、错误更正码产生器及 快闪记忆体,将经编码器编码后之资料转换后存入 快闪记忆体及将错误更正码产生器产生之错误更 正码转换后存入快闪记忆体之保留区内; 一比较器,连结错误更正码产生器及讯号转换器, 以对快闪记忆体读出资料之错误更正码产生器产 生之错误更正码与快闪记忆体内保留区之错误更 正码作比较,以产生一比较控制命令输出; 一裁决器,连结讯号转换器,将电压级别做若干级 别区分,并将该快闪记忆体资料中有争议的位元値 资讯选出输出;及 一解码器,连结讯号转换器、比较器及裁决器,以 根据比较器输出之比较控制命令与裁决器选出之 争议位元値,以选出适当的单元群来正确解码出快 闪记忆体内之读出资料,并传入资料暂存器。 2.如申请专利范围第1项所述之快闪记忆体资料存 取可靠性提升装置,其中,该指令暂存器及位址暂 存器所连结之快闪记忆体为多级单元快闪记忆体 。 3.如申请专利范围第1项所述之快闪记忆体资料存 取可靠性提升装置,其中,该裁决器将逻辑电压区 分为若干个逻辑电压级别。 图式简单说明: 第一图系习知快闪记忆体之错误更正码产生及储 存架构示意图; 第二图系本创作之快闪记忆体资料存取可靠性提 升装置之电路方块图; 第三图系本创作之裁决器中针对有争议位元値单 元选择之电压逻辑图。 |
