| 发明名称 | 半导体器件及其制造方法 | ||
| 摘要 | 本发明公开了一种半导体器件，包括：基板；第一绝缘膜，提供在基板上并具有最多为预定值的相对介电常数；第二绝缘膜，提供在第一绝缘膜的表面上并具有大于预定值的相对介电常数；布线，提供在用于布线的凹槽中，穿过第二绝缘膜形成并延伸到第一绝缘膜内；以及虚拟布线，提供在用于虚拟布线的凹槽中，穿过第二绝缘膜形成并延伸到第一绝缘膜内，位于与提供布线的区域隔开的预定区域中。 | ||
| 申请公布号 | CN1292477C | 申请公布日期 | 2006.12.27 |
| 申请号 | CN03153617.4 | 申请日期 | 2003.08.15 |
| 申请人 | 株式会社东芝 | 发明人 | 仓嶋延行;南幅学;福岛大;竖山佳邦;矢野博之 |
| 分类号 | H01L23/52(2006.01);H01L21/768(2006.01) | 主分类号 | H01L23/52(2006.01) |
| 代理机构 | 北京市中咨律师事务所 | 代理人 | 于静;李峥 |
| 主权项 | 1.一种半导体器件，包括：基板；第一绝缘膜，提供在所述基板上并具有最多为预定值的相对介电常数；第二绝缘膜，提供在所述第一绝缘膜的表面上并具有大于所述预定值的相对介电常数；布线，提供在用于布线的凹槽中，穿过所述第二绝缘膜形成并延伸到所述第一绝缘膜内；以及虚拟布线，提供在用于虚拟布线的凹槽中，穿过所述第二绝缘膜形成并延伸到所述第一绝缘膜内，并且位于与提供布线的区域隔开的预定区域中。 | ||
| 地址 | 日本东京都 | ||