发明名称 |
多面型闪存以及控制其程序和读取操作的方法 |
摘要 |
本发明提供一种闪存装置,其包含:多个面,每个面包括多个内存单元块;多个页面缓冲器,每个页面缓冲器锁存一个将输出至其对应面的输入数据位,或锁存一个将从对应面接收的输出数据位;多个高速缓冲存储器,每个高速缓冲存储器响应多个高速缓存输入控制信号之一而存储输入或输出数据位,且每个高速缓冲存储器响应多个高速缓存输出控制信号之一而将存储的数据位传输至对应的页面缓冲器或外部装置;以及控制逻辑电路,其响应含有多个位的芯片启用信号及指令信号而产生高速缓存输入和输出控制信号。响应含有多个位的芯片启用信号而同时进行对多个面的程序及读取操作,其增加了操作速度及其中所处理的数据吞吐量。 |
申请公布号 |
CN1832039A |
申请公布日期 |
2006.09.13 |
申请号 |
CN200510091635.8 |
申请日期 |
2005.08.11 |
申请人 |
海力士半导体有限公司 |
发明人 |
刘炳晟 |
分类号 |
G11C16/06(2006.01);G11C16/26(2006.01);G06F12/00(2006.01) |
主分类号 |
G11C16/06(2006.01) |
代理机构 |
北京市柳沈律师事务所 |
代理人 |
吕晓章;李晓舒 |
主权项 |
1.一种闪存装置,其包含:多个面,每个面包括多个内存单元块;多个页面缓冲器,每个页面缓冲器对应于所述多个面之一而配置,每个页面缓冲器锁存一个将输出至其对应面的输入数据位,或锁存一个将从对应面接收的输出数据位;多个高速缓冲存储器,每个高速缓冲存储器对应于多个页面缓冲器之一而配置,每个高速缓冲存储器响应多个高速缓存输入控制信号之一而存储该输入数据位或锁存的输出数据位,且每个高速缓冲存储器响应多个高速缓存输出控制信号之一而将存储的数据位传输至对应的页面缓冲器或外部装置;以及控制逻辑电路,其响应含有多个位的芯片启用信号及指令信号而产生高速缓存输入和输出控制信号。 |
地址 |
韩国京畿道 |