发明名称 资讯处理电子机器
摘要 本发明提供一种资讯处理电子机器,其即使CPU或资讯处理积体电路以100次/秒至10,000次/秒程度之比率进入休止模式,亦可减小于上述供给电压之下降及上升之过渡时间产生于CPU或积体电路发生之泄漏电流损耗,使于上述高频率下使用休止功能之损耗降低效果成为最大,同时可实现小型轻量化。一种资讯处理电子机器,其构成为:以100次/秒至10,000次/秒程度之频率频繁地休止控制CPU或资讯处理积体电路之至少一个时,供给电源至该CPU或资讯处理积体电路之上述DC/DC转换器具有输出20 W至50 W电力之能力,且该DC/DC转换器具备一个或复数个连接之电感器,该一个或复数个连接之电感器等效电感值于上述DC/DC转换器具有输出20 W电力之能力时,将电感器等效电感值以成为0.15μH以上0.75 μH以下之方式构成,又于上述 DC/DC转换器具有输出50 W电力之能力时,将电感器等效电感值以成为0.04μH以上0.2μH以下之方式构成。
申请公布号 TWI259578 申请公布日期 2006.08.01
申请号 TW094102905 申请日期 2005.01.31
申请人 三菱重工业股份有限公司 发明人 川田理
分类号 H01L29/00 主分类号 H01L29/00
代理机构 代理人 陈长文 台北市松山区敦化北路201号7楼
主权项 1.一种资讯处理电子机器,其特征在于:具备CPU、资 讯处理积体电路、资讯输入机构、资讯显示装置 、资讯记录媒体(记忆体)及供给电力至此等之一 个或复数个DC/DC转换器,于频繁地休止控制上述CPU 或资讯处理积体电路之至少一个时,供给电源至该 CPU或资讯处理积体电路之上述DC/DC转换器具有输 出20 W至50 W电力之能力,且该DC/DC转换器具备一个 或复数个连接之电感器,以该一个或复数个连接之 电感器等效电感値成为0.04 H至0.15 H之方式构 成,且上述DC/DC转换器具有输出20 W电力之能力时, 将上述一个或复数个连接之电感器等效电感値以 成为0.15 H以上0.75 H以下之方式构成,又上述DC/ DC转换器具有输出50 W电力之能力时,将上述一个或 复数个连接之电感器等效电感値以成为0.04 H以 上0.2 H以下之方式构成。 2.一种资讯处理电子机器,其特征在于:将供给电源 至CPU或资讯处理积体电路之DC/DC转换器之电力以 具有输出0.5 W至5 W之小电力之能力之方式构成时, 以提高其一个或复数个连接之电感器等效电感値 之下限値而成为0.1 H至2.0 H之方式构成,且上 述DC/DC转换器具有输出0.5 W电力之能力时,将上述 一个或复数个连接之电感器等效电感値以成为2.0 H以上10.0 H以下之方式构成,又上述DC/DC转换器 具有输出5 W电力之能力时,将上述一个或复数个连 接之电感器等效电感値以成为0.1H以上0.5 H以 下之方式构成。 3.如请求项1或2之资讯处理电子机器,其中将上述DC /DC转换器与上述DC/DC转换器供给电力之负载于上 述两者之间不具备转换元件、转换电路而连接。 图式简单说明: 图1系本发明之实施形态之相关PC之实施例。 图2(a)、(b)系适用于本发明之实施形态之PC的DC/DC 转换器之电路图。 图3系本发明之实施形态之DC/DC转换器之电路图,(a) 系降压型DC/DC转换器之电路图,(b)系升压型DC/DC转 换器之电路图,(c)系带保护二极体之DC/DC转换器之 电路图,(d)系带保护二极体之DC/DC转换器之电路图 。 图4系模式性表示SiGe/Si杂接合型双极电晶体之构 造之一例的剖面图。 图5系模式性表示SiGe双极电晶体之Ge浓度分布含有 梯形之构造之一例的杂质浓度分布图。 图6系模式性表示分布具有倾斜状之构造之一例的 杂质浓度分布图。 图7系表示SiGe双极电晶体之Ge浓度与电流增幅率之 图。 图8系模式性表示SiGe双极电晶体之构造之横型构 造(平面构造)之一例的剖面图。 图9(a)系表示先前之比较例电路之转换特性的时序 图,(b)系表示实施本发明之实施形态之电路之转换 特性的时序图。 图10系先前之电场效应电晶体型之DC/DC转换器之电 路图。(a)系先前之降压型DC/DC转换器之电路图。(b )系先前之升压型DC/DC转换器之电路图。
地址 日本