| 主权项 |
1.一种半导体装置,包括: 一基板,系包括一第1区域、与该第1区域相邻的一 第2区域,且该基板表面上有一第1矽层; 一第2矽层,系设置于该第1区域之该第1矽层上; 一缓和层,其晶格常数大于该第2矽层,且设置于该 第2区域之该第1矽层上;以及 一矽局限形变层,其晶格常数略同于该缓和层,且 设置于该缓和层上之。 2.如申请专利范围第1项所述之半导体装置,其中该 第2矽层和该缓和层之间更具备了一缓冲膜。 3.如申请专利范围第1或第2项所述之半导体装置, 更包括一第3矽层以及设置于该第3矽层上的一绝 缘层,且该第1矽层系设置于该绝缘层上。 4.一种半导体装置的制造方法,包括: 在第1矽层上形成一缓和层的步骤,该第1矽层系形 成于具有第1区域与和该第1区相邻之第2区域的基 板表面上,且该缓和层之晶格常数大于第1矽层; 在该缓和层上形成一保护层的步骤; 在该第2区域之该保护层上披覆一光阻层的步骤; 将该光阻层做为光罩对该保护层以及该缓和层进 行一蚀刻的步骤; 在该第1区域之该第1矽层上形成一第2矽层的步骤; 对该第2区域之该保护层进行一蚀刻的步骤;以及 在该第2矽层与该缓和层之上,同时形成一第3矽层 与一矽局限形变层的步骤,其中,该矽局限形变层 之晶格常数略同于该缓和层。 5.一种半导体装置之制造方法,包括: 在第1矽层上形成一保护层的步骤,该第1矽层系形 成在具有第1区域以及和第1区域相邻之第2区域的 基板表面上; 在该第1区域的该保护层披覆一光阻层的步骤; 以该光阻层为光罩,对该保护层进行一蚀刻的步骤 ; 以该光阻层为光罩,对该第1矽层蚀刻至一所定深 度的步骤; 在该第2区域的该第1矽层上,形成一缓和层的步骤, 该缓和层之晶格常数大于该第1矽层; 对该第1区域之该保护层进行一蚀刻之步骤;以及 在该第1矽层与该缓和层之上,同时形成一第3矽层 与一矽局限形变层的步骤,其中,该矽局限形变层 之晶格常数略同于该缓和层。 6.如申请专利范围第4项所述半导体装置的制造方 法,其中对该保护层以及该缓和层蚀刻之后,更包 括在该缓和层之侧面形成一缓冲膜的步骤。 7.如申请专利范围第5项所述半导体装置之制造方 法,其中对该第1矽层进行蚀刻之步骤之后,更包括 在该第1矽层之侧面形成一缓冲膜的步骤。 图式简单说明: 图1是关于本发明第1实施例之半导体装置主要部 分的剖面图。 图2是说明图1所示半导体装置之制造方法的剖面 图。 图3是接续图2,继续说明制造方法之剖面图。 图4是接续图3,继续说明制造方法之剖面图。 图5是接续图4,继续说明制造方法之剖面图。 图6是接续图5,继续说明制造方法之剖面图。 图7表示出图1所示半导体具备了各元件之一例的 剖面图。 图8是说明图1所示矽化锗层2之结构的剖面图。 图9是图1所示之半导体装置中尚有SOI结构之半导 体结构剖面图。 图10是关于本发明第2实施例之半导体装置主要部 分的剖面图。 图11是说明图10所示半导体装置之制造方法的剖面 图。 图12是接续图11,继续说明制造方法之剖面图。 图13是接续图12,继续说明制造方法之剖面图。 图14是接续图13,继续说明制造方法之剖面图。 图15是在图10所示半导体中尚有SOI结构之半导体装 置剖面图。 图16是在图15所示半导体装置中,矽化锗层10达到矽 基板1的半导体装置剖面图。 图17是关于本发明第3实施例之半导体装置主要部 分的剖面图。 图18是说明图17所示半导体装置之制造方法的剖面 图。 图19是接续图18,继续说明制造方法之剖面图。 图20是接续图19,继续说明制造方法之剖面图。 图21是接续图20,继续说明制造方法之剖面图。 图22是接续图21,继续说明制造方法之剖面图。 图23是在图17所示半导体中,绝缘层8上有矽层9之半 导体装置剖面图。 图24是说明关于本发明第4实施例之半导体装置主 要部分的剖面图。 图25是说明图24所示半导体装置之制造方法的剖面 图。 图26是接续图25,继续说明制造方法之剖面图。 图27是接续图26,继续说明制造方法之剖面图。 图28是接续图27,继续说明制造方法之剖面图。 图29是接续图28,继续说明制造方法之剖面图。 图30是在图24所示半导体中尚有SOI结构之半导体装 置的剖面图。 图31是关于本发明第5实施例之半导体装置主要部 分的剖面图。 图32是说明图31所示半导体装置之制造方法的剖面 图。 图33是接续图32,继续说明制造方法之剖面图。 图34是接续图33,继续说明制造方法之剖面图。 图35是接续图34,继续说明制造方法之剖面图。 图36是在图31所示半导体中尚有SOI结构之半导体装 置的剖面图。 图37是在图36所示半导体装置中,矽化锗层10达到矽 基板1的半导体装置剖面图。 图38是由图17所示之半导体装置中,尚有缓冲膜20之 半导体装置剖面图。 |
