在半导体器件中形成着落塞接触的方法

摘要

本发明揭露一种用以在半导体器件中形成着落塞接触之方法。该方法包含步骤：形成多个栅结构于基板上，每个栅结构包含栅硬掩模；形成层间绝缘层于栅结构之上；平面化该层间绝缘层，直至栅硬掩模被曝露；形成蚀刻障碍层于层间绝缘层上；通过使用该蚀刻障碍层作为蚀刻障碍来蚀刻层间绝缘层之预定部分以形成多个接触孔；形成导电层，直至该导电层填充接触孔；通过第一回蚀制程去除在导电层形成期间所生成之表面粗糙度；以及通过第二回蚀制程平面化该导电层，直至栅硬掩模被曝露。

主权项

1.一种用以在半导体器件中形成着落塞接触的方法，包括步骤：形成多个栅结构于基板上，每个栅结构包含栅硬掩模；形成层间绝缘层于栅结构之上；平面化该层间绝缘层，直至栅硬掩模被曝露；形成蚀刻障碍层于该层间绝缘层上；通过使用该蚀刻障碍层作为蚀刻障碍，蚀刻层间绝缘层之预定部分以形成多个接触孔；形成导电层，直至该导电层填充了接触孔；通过第一回蚀制程去除在导电层形成期间所生成之表面粗糙度；以及通过第二回蚀制程平面化该导电层，直至栅硬掩模被曝露。