发明名称 |
容错计算机及其控制方法 |
摘要 |
一种容错计算机具有双工系统,每一个双工系统都包括:CPU子系统,用于控制对CPU和存储单元的访问;以及IO子系统,用于控制从外部电路输入到IO子系统以及从IO子系统输出到外部电路的数据。分配有传输时间的数据从IO子系统中的一个传输到另一个IO子系统,并且由另一个IO子系统异步地接收。另一个IO子系统记录数据的接收时间,并且使用分配给数据的传输时间来计算理想接收时间。另一个IO子系统中相对于一个IO子系统的时钟偏移是根据计算的理想接收时间和记录的接收时间来计算的。之后,基于计算的时钟偏移来改变另一个IO子系统中的计数器,并且使用改变的计数器来接收数据。 |
申请公布号 |
CN1794194A |
申请公布日期 |
2006.06.28 |
申请号 |
CN200510022908.3 |
申请日期 |
2005.12.21 |
申请人 |
日本电气株式会社 |
发明人 |
新野龙太 |
分类号 |
G06F11/16(2006.01);G06F13/38(2006.01) |
主分类号 |
G06F11/16(2006.01) |
代理机构 |
中原信达知识产权代理有限责任公司 |
代理人 |
穆德骏;陆锦华 |
主权项 |
1.一种容错计算机,包括:双工系统;所述双工系统的每一个都包括:CPU子系统,其基于所述双工系统的共用时钟来操作,用于控制对CPU和存储单元的访问;以及IO子系统,其异步地操作或者基于IO子系统中的计数器的时钟来操作,用于控制从外部电路输入到所述CPU子系统以及从所述CPU子系统输出到外部电路的数据;所述IO子系统包括:传输装置,用于为要传输到成对的IO子系统的数据分配传输时间,并且将数据传输到成对的IO子系统;以及接收装置,用于异步地接收从成对的IO子系统传输的数据,并且记录接收的数据的接收时间;其中相对于成对的IO子系统的时钟偏移是根据理想接收时间和根据所述接收装置记录的接收时间来计算的,其中理想接收时间是使用分配给由所述接收装置接收的数据的传输时间来计算的,IO子系统中的计数器是基于计算的时钟偏移来改变的,并且使用改变的计数器来接收数据。 |
地址 |
日本东京 |