发明名称 |
为优化测试技术和冗余技术而形成的半导体存储器件 |
摘要 |
提供的一种半导体存储器件是其中只是缺陷元件由行冗余元件替换以补偿缺陷,条件是如果多个元件中至少有一个在存储单元阵列中的多个元件同时启用的场合是有缺陷的,其构成包括配置成为可通过根据一个确定行冗余替换是否执行的信号(HITL,HITR)来防止字线状态信号(WLE)被接收而中断缺陷元件的操作的阵列控制电路(12),其中字线状态信号是经单信号线(13-1)输入到单元阵列部件(11A,11B)中的多个存储块(11A-1至11A-31,11B-1至11B-31)中。 |
申请公布号 |
CN1249725C |
申请公布日期 |
2006.04.05 |
申请号 |
CN02101900.2 |
申请日期 |
2002.01.17 |
申请人 |
株式会社东芝 |
发明人 |
加藤大辅;平隆志;石冢研次;渡边阳二;吉田宗博 |
分类号 |
G11C11/4063(2006.01);H01L27/10(2006.01) |
主分类号 |
G11C11/4063(2006.01) |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
王永刚 |
主权项 |
1.一种半导体存储器件,其中在单元阵列部件中的多个元件同时启用的场合,如果所述多个元件中至少有一个是有缺陷的,则只是缺陷元件由行冗余元件替换以补偿缺陷,其构成包括:阵列控制电路,根据确定行冗余替换操作是否被执行的信号,通过禁止接收字线状态信号来中断缺陷元件的操作,其中其中字线状态信号经单信号线输入到单元阵列部件中的多个存储块中。 |
地址 |
日本东京都 |