发明名称 | 用中心组件同步至少一个分立组件的装置 | ||
摘要 | 组件具有用于从系统时钟信号周期性地产生同步脉冲的第1计数装置,其中该周期性与系统时钟信号的周期性的整数公约数和在分立组件内产生的本地时钟信号的一个周期性相当。分立组件具有用于求出在接收的同步脉冲的时位和本地时钟信号的时位的有关差值、并用于以与同步脉冲的时位适当比例关系来控制本地时钟信号时位的同步装置。本发明装置有利地装入无线电通信系统的基站内。 | ||
申请公布号 | CN1241436C | 申请公布日期 | 2006.02.08 |
申请号 | CN00101168.5 | 申请日期 | 2000.01.26 |
申请人 | 西门子公司 | 发明人 | J·多埃雷尔;Z·加迪彦;G·斯泰布 |
分类号 | H04Q7/30(2006.01) | 主分类号 | H04Q7/30(2006.01) |
代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 马铁良;张志醒 |
主权项 | 1.用一个中心组件(CORE)同步至少一个分立组件(CU)的装置,其中,所述中心组件(CORE)具有:-用于产生系统时钟信号(mclk)的第一装置(ACLK),-用于根据系统时钟信号(mclk)周期性产生一个同步脉冲(msync)的第1计数装置(COUNT1),其中产生具有周期性的同步脉冲(msync),该周期性相当于系统时钟信号(mclk)的周期性整数公约数以及相当于在分立组件(CU)内产生的本地时钟信号(lclk)的一个周期性,以及-用于经至少一根连接导线(CC-LINK)发送信息和同步脉冲(msync)到所述分立组件(CU)的第1接口装置(SELIC1),并且,所述分立组件(CU)具有:-用于产生本地时钟信号(lclk)的第二装置(LCLK),-用于接收经连接导线(CC-LINK)传输的信息和同步脉冲(msync)的第2接口装置(SELIC2),和-用于求出在接收的同步脉冲(msync)的时位和本地时钟信号(lclk)的时位之间的有关差值以及以同步脉冲(msync)的时位比例关系控制本地时钟(lclk)的时位的同步装置(SYNCGATE)。 | ||
地址 | 联邦德国慕尼黑 |