发明名称 时钟脉冲控制系统
摘要 本发明涉及一种将所需的最小限度的时钟脉冲发送到各部件,以求节电的时钟脉冲控制系统。在将时钟脉冲发送到CPU(4)、总线(5)、外围电路(6)、以及其他电路(7)等的多个部件的时钟脉冲控制系统中,把由时钟脉冲振荡器(1)生成的时钟脉冲发送到分别与各部件(4)、(5)、(6)、和(7)连接的时钟脉冲控制部分(8a)、(8b)、(8c)、和(8d),其中时钟脉冲由该时钟脉冲控制部分(8a)、(8b)、(8c)、和(8d)分别变换为部件(4)、(5)、(6)、和(7)工作中所需的最小限度的时钟脉冲数的时钟脉冲,然后被提供给部件(4)、(5)、(6)、和(7)。
申请公布号 CN1241094C 申请公布日期 2006.02.08
申请号 CN03105162.6 申请日期 2003.03.03
申请人 精工爱普生株式会社 发明人 工藤真;桥本敬介
分类号 G06F1/32(2006.01) 主分类号 G06F1/32(2006.01)
代理机构 北京康信知识产权代理有限责任公司 代理人 余刚
主权项 1.一种向多个部件提供由时钟脉冲振荡器振荡的时钟脉冲的时钟脉冲控制系统,其特征在于包括:提供由所述时钟脉冲振荡器振荡的时钟脉冲的多个时钟脉冲控制部分;以及分别连接到所述各时钟脉冲控制部分的多个部件;所述各时钟脉冲控制部分包括:计数器,对所述时钟脉冲振荡器的时钟脉冲计数;分频比设定部分,具有由所述时钟脉冲振荡器振荡的时钟脉冲和向所述多个部件提供的时钟脉冲的分频比;比较部分,将所述计数器与所述分频比设定部分的输出进行比较,并输出由所述分频比设定部分设定的分频时钟;锁存电路,输入由所述时钟脉冲振荡器提供的时钟脉冲和由所述比较部分提供的时钟脉冲;“与”电路,将由所述时钟脉冲振荡器提供的时钟脉冲与由所述锁存电路提供的时钟脉冲进行逻辑“与”并向所述各部件输出;在所述时钟脉冲控制部分,由所述时钟脉冲振荡器提供的时钟脉冲被变换为所述各部件的动作所必需的最少的时钟脉冲数,并提供给所述部件。
地址 日本东京