多处理器设备中的非易失性存储器装置和方法

摘要

本发明涉及具有共用的非易失性存储器的多处理器装置结构和这种存储器的访问控制的设计方案，特别涉及被嵌入或集成到如在移动电话、PDA或膝上型计算机中使用的电路(IC)中的那些存储器。为了降低功率消耗，处理器时钟速率常常根据当前的性能要求而变化。分享非易失性存储器的处理器的不同时钟速率导致后者相对长的读取访问时间，这是因为从存储器读取数据的特定微处理器通常在数据可用之前被暂停。当使用双端口或多端口非易失性存储器和多个异步时钟时，因为在这些端口之间的时钟同步是必需的，所以访问时间甚至更长。本发明通过提供多个等待定时器来克服上述问题，最好一个等待定时器专用于一个处理器，优选地每个等待定时器与其有关的处理器同步地进行定时，这大大地缩短访问时间并因此改善了整体性能而无功率损失。

主权项

1.一种多处理器设备，具有：多个处理器和至少一个共用的非易失性存储器，其中非易失性存储器嵌入在集成电路中；访问仲裁装置与同步装置，用于控制两个或多个所述处理器对共用存储器的访问，其特征在于，多个定时器装置，每个定时器装置专用于共用所述存储器的每个所述处理器，每个所述定时器装置与有关的处理器的系统时钟同步地进行定时。