| 主权项 |
1.一种处理器,包含:分类电路,被操作以识别处理器中接收之复数个讯包其每一讯包的一对应讯包流识别符;控制电路,被操作以耦合至该分类电路;以及至少一作业单元,被操作以耦合至该控制电路;其中该控制电路被操作以维持处理器中一或更多顺序相依处理任务于具有给定讯包流识别符的一或更多讯包之希望的功能呼叫顺序的一方式,导引具有一给定讯包流识别符的一或更多讯包至至少一作业单元。2.如申请专利范围第1项之处理器,其中一或更多讯包流识别符各转换成与该处理器相关之记忆体电路中的一唯一记忆体位置。3.如申请专利范围第2项之处理器,其中对应于一给定讯包流识别符的唯一记忆体位置储存至少一计数器,用以指定于一相关讯包流上执行的一些功能。4.如申请专利范围第1项之处理器,其中控制电路被操作以决定于一特殊处理区间期间,于具有相同讯包流识别符的多重讯包上是否执行与一特殊顺序相依处理任务相关的一个以上功能。5.如申请专利范围第4项之处理器,其中如果于一特殊处理区期间,于具有相同讯包流识别符的多重讯包上执行与一特殊顺序相依处理任务相关的一个以上功能,则控制电路维持有关该特殊顺序相依处理任务的希望之功能呼叫顺序。6.如申请专利范围第4项之处理器,其中如果于一特殊处理区间期间,于具有相同讯包流识别符的多重讯包上并未执行与一特殊顺序相依处理任务相关的一个以上功能,则控制电路准许有关该特殊顺序相依处理任务的一任意功能呼叫顺序。7.如申请专利范围第1项之处理器,其中于该讯包之功能呼叫发布前,处理器内指派予每一接收的讯包一上下文识别符。8.如申请专利范围第7项之处理器,其中具有相同讯包流识别符的一组给定讯包具有不同的指派之上下文识别符。9.如申请专利范围第7项之处理器,其中指派予接收讯包的上下文识别符用以维持与一特殊讯包流识别符相关之接收讯包的希望之功能呼叫顺序。10.一种于一处理器中用以处理讯包之方法,该方法包含以下步骤:识别处理器中接收之复数个讯包其每一讯包的一对应讯包流识别符;以及以维持该处理器中一或更多顺序相依处理任务于具有给定讯包流识别符的一或更多讯包之希望的功能呼叫顺序的一方式,导引具有一给定讯包流识别符的一或更多讯包至处理器的至少一作业单元。图式简单说明:图1系实行本发明的一讯包处理系统其图例说明之具体实施例的一简化方块图。图2系根据本发明之技术所配置之图1系统中一网路处理器的较详细检视。图3图例说明根据本发明之图2处理器中的定序逻辑其定序伫列及组态暂存器元件。图4以安装于一路由器或交换器上一线路卡的一积体电路图例说明图2之网路处理器的一可能实行。 |
