发明名称 | 减少集成电路内泄漏的系统 | ||
摘要 | 用于减少集成电路内电流泄漏的系统。所述系统包括在高电压状态和低电压状态(诸如地)之间路径内的第一电路组件和第二电路组件。反馈机制选择性地提供从第二电路组件的输出到第一电路组件的输入的反馈,以在路径未在第二电路处被切断时选择性地切换第一电路处路径。在更特定实施例内,反馈机制通过一多路复用器选择性地保留集成电路内的数据,所述多路复用器在集成电路处于休眠模式时选择性地启用反馈。第一和第二电路组件是高电压阈值(HVT)CMOS反相器。反馈路径的选择使得当激活反馈路径时,通过CMOS反相器的泄漏路径被切断。 | ||
申请公布号 | CN1708903A | 申请公布日期 | 2005.12.14 |
申请号 | CN200380102092.4 | 申请日期 | 2003.10.29 |
申请人 | 高通股份有限公司 | 发明人 | G·A·乌格哈拉 |
分类号 | H03K19/00 | 主分类号 | H03K19/00 |
代理机构 | 上海专利商标事务所有限公司 | 代理人 | 钱慰民 |
主权项 | 1.一种用于减少电路内电流泄漏的系统,其特征在于包括:在所述集成电路内易泄漏的电路;以及用于选择性地通过所述集成电路内的反馈封锁所述路径以去除或减少通过所述路径的泄漏的装置。 | ||
地址 | 美国加利福尼亚州 |