差分电流型相位/频率检测器电路

摘要

一种全差分相位和频率检测器使用多功能差分逻辑门来实现差分”与”(AND)门运算，并提供全差分D触发器。所述多功能差分逻辑门有四个输入，组成两对真值和补值信号。通过选择性地将输入重新指配给不同的信号对，可以令差分逻辑门提供下面所列的运算功能对之一：同时具有的”与”/”与非”(AND/NAND)逻辑运算，或同时具有的”或”/”或非”(OR/NOR)逻辑运算。差分D触发器按照主/从配置实现，并对输入时钟信号、输入复位信号和输入数据信号的真值和补值形式作出反应，而且还提供真值和补值形式的输出信号。相位和频率检测器中的所有部件都以CML(电流型逻辑)电路结构的形式作为示范。

主权项

1.一种差分相位和频率检测器，它包括：第一电源干线和第二电源干线，用于向所述差分相位和频率检测器供电；差分逻辑门，它具有：用于接收第一门输入信号的第一门输入；用于接收第二门输入信号的第二门输入；用于接收第三门输入信号的第三门输入；用于接收第四门输入信号的第四门输入；用于产生第一门输出信号的第一门输出端；以及用于产生第二门输出信号的第二门输出端，其中，所述第一和第二门输入信号是互为逻辑补值的信号，所述第三和第四门输入信号是互为逻辑补值的信号，所述第一门输出信号是所述第一和第三门输入信号的逻辑”与”(AND)，而且是所述第二和第四门输入信号的逻辑”或非”(NOR)，而所述第二门输出信号是所述第二和第四门输入信号的逻辑”或”(OR)，而且是所述第一和第三门输入信号的逻辑”与非”(NAND)；第一差分锁存器，它具有第一锁存输入端、第二锁存输入端、第一时钟输入端、第二时钟输入端、第一复位输入端、第二复位输入端、第一锁存输出端和第二锁存输出端，以及第二差分锁存器，它具有第三锁存输入端、第四锁存输入端、第三时钟输入端、第四时钟输入端、第三复位输入端、第四复位输入端、第三锁存输出端和第四锁存输出端；其中：所述第一和第三锁存输入端连接到逻辑高电平；所述第二和第四锁存输入端连接到逻辑低电平；所述第一时钟输入端连接成接收第一频率信号；所述第二时钟输入端连接成接收第一补值频率信号；所述第一补值频率信号是所述第一频率信号的逻辑补值；所述第三时钟输入端连接成接收第二频率信号；所述第四时钟输入端连接成接收第二补值频率信号；所述第二补值频率信号是所述第二频率信号的逻辑补值；所述第一门输出端连接到所述第一和第三复位输入端，而所述第二门输出端连接到第二和第四复位输入端；所述第一锁存输出端连接到所述第一门输入端且所述第二锁存输出端连接到所述第二门输入端，所述第二锁存输出是所述第一锁存输出的逻辑补值；以及所述第三锁存输出端连接到所述第三门输入端且所述第四锁存输出端连接到所述第四门输入端，所述第四锁存输出是所述第三锁存输出的逻辑补值。