允许进行与尺寸相关的规则检查的集成电路设计建模

摘要

本发明涉及允许进行与尺寸相关的规则检查的集成电路设计建模。本发明提供一种对IC设计建模的方法、系统和程序产品，以将IC设计建模为以一致的方式包括诸如IC形状的局部宽度和间隔之类的尺寸。具体地，本发明使用沃龙诺依图的核心部分来将形状的边缘分割为区间，并向每一个区间分配至少一个尺寸，比如局部宽度和间隔。可以使尺寸分配作为对宽度和间隔设置的任何所需的定义，例如数值或者与连续尺寸相关的设计规则。可以进行以宽度和间隔的任意函数形式给出的与尺寸相关的间隔规则的设计规则检查。本发明可以应用于VLSI形状的宽度和间隔比较重要的任何地方，例如相对于单个边缘、相邻边缘、相邻形状，以及/或者对于在IC设计的不止一层当中的边缘。

主权项

1.一种用于集成电路设计的建模方法，包括下述步骤：将集成电路设计中的形状的边缘分割为多个区间；以及向每一个区间分配至少一个尺寸。