| 摘要 |
<P>L'invention se rapporte à un procédé de transmission série de données série un émetteur (10) et un récepteur (11), les données étant exprimées au moyen de mots prédéfinis (21, 22, 23) comprenant des bits consécutifs, chaque bit se trouvant dans un état logique déterminé parmi deux états logiques possibles (0, 1). Des changements d'état logique entre deux bits émis par l'émetteur (10) n'interviennent que selon une première période sensiblement régulière. Le récepteur (11) ne lit les bits reçus de l'émetteur (10) que selon une seconde période sensiblement régulière. La première et la seconde période sont sensiblement égales. Chaque mot (21, 22, 23) émis comprend un premier nombre de bits consécutifs identiques au premier état logique (1), le premier nombre étant au moins égal à deux, suivi d'au moins deux bits consécutifs identiques au second état logique (0). Entre deux mots (21, 22, 23) distincts, le nombre de bits consécutifs identiques au premier état logique (1) de chacun diffère d'au moins trois.</P>
|
