| 主权项 |
1.一种CDMA通讯装置,用于将一或多个码値应用至一输入讯号以产生一输出讯号値,该些码値对应于由一对正交的轴所定义出之一二维的讯号空间时,该些落点可为下列任一:{落于任一对轴上;落于与任一对轴成等距离之位置},每一该输入及输出讯号値具有沿每一轴的分量,该装置包括:一逻辑装置,用来处理该些码値以产生二个乘法器値以及一选择器値;一乘法装置,藉由将该些乘法器値各自乘上该输入讯号値的个别分量而产生二乘积値;一负号装置,用于使该些乘积値其中之一变成负値而产生一第三乘积値;一选择装置,基于该选择器値,用于选择该三个乘积値中的两个以成为该输出讯号値的分量。2.如申请专利范围第1项所述之装置,其中当一单一码値被应用至该输入讯号値中,该码値系与该对轴等距,并具有分量沿该对轴分布,该逻辑装置系排列成通过该码値的分量其中之一而成为乘法器値,并对该码値分量作XOR以产生选择器値。3.如申请专利范围第1项所述之装置,其中有第一及第二码値应用于输入讯号中,该第一码値系与该对轴等距并具有分量沿该对轴分布,而第二码値则落于该对轴其中之一,该逻辑装置系以该第二码値对该第一码値的一分量作XOR而产生一値用为该些乘法器値,并对该些第一码値分量作XOR以产生该选择器値。4.如申请专利范围第1项所述之装置,其中有第一、第二及第三码値应用于输入讯号中,该第一码値系与该对轴等距并具有分量沿该对轴分布,该第二及第三码値系落于该对轴其中之一,该逻辑装置系排列成对该第一码値的该些分量分别以该第二以及该第三码値作XOR,以产生该些乘法器値,该逻辑装置亦排列成对该些第一码値分量作XOR以产生该选择器値。5.如申请专利范围第1项所述之装置,其中有第一、第二及第三码値应用于输入讯号中,该第一及第二码系分别与该对轴成等距,并具有分量沿该对轴分布,该第三码値系落于该对轴其中之一,该逻辑装置系排列成结合第一及第二码的该些分量数値以产生该选择器数値,并结合第一及第二码之该些分量以及第三码的数値以产生一数値,该数値系用作该些乘法器値。6.如申请专利范围第1、2、3、4或5项所述之装置,其更包括一旋转装置,用于将输出讯号数値绕相位空间轴的原点转动45。7.一种讯号扩散码应用之方法,将一或多个码値应用于一输入讯号値中,以在CDMA通讯架构中产生一输出讯号値,该些码値对应于由一对正交的轴所定义出之一二维的讯号空间时,该些落点可为下列任一:{落于任一对轴上;落于与任一对轴成等距离之位置},每一该输入及输出讯号値具有沿每一轴的分量,该方法包括:经由一逻辑功能处理该些码値以产生二个乘法器値以及一选择器値;藉由将该些乘法器値乘上该输入讯号値的个别分量而产生二乘积値;使该些乘积値其中之一变成负値而产生一第三乘积値;基于该选择器値,选择该三个乘积値中的两个以成为该输出讯号値的分量。8.如申请专利范围第7项所述之方法,其中当一单一码値被应用至该输入讯号値中,该码値系与该对轴等距,并具有分量沿该对轴分布,该处理步骤包括通过该码値的分量其中之一而成为该乘法器値,并对该码値分量作XOR以产生该选择器値。9.如申请专利范围第7项所述之方法,其中有第一及第二码値应用于输入讯号中,该第一码値系与该对轴等距,并具有分量沿该对轴分布,而第二码値则落于该对轴其中之一,该处理步骤包括系以该第二码値对该第一码値的一分量作XOR而产生一値作为该些乘法器値,并对该些第一码値分量作XOR以产生该选择器値。10.如申请专利范围第7项所述之方法,其中有第一、第二及第三码値应用于输入讯号中,该第一码値系与该对轴等距,并具有分量沿该对轴分布,该第二及第三码値系落于该对轴其中之一,该处理步骤包括成对该第一码値的该些分量分别以该第二以及该第三码値XOR,以产生该些乘法器値,该逻辑装置亦排列成对该些第一码値分量作XOR以产生该选择器値。11.如申请专利范围第7项所述之方法,其中有第一、第二及第三码値应用于输入讯号中,该第一及第二码系分别与该对轴成等距,并具有分量沿该对轴分布,该第三码値系落于该对轴其中之一,该处理步骤包括结合该第一及该第二码的该些分量数値以产生该选择器数値,并结合该第一及该第二码之该些分量以及该第三码的数値以产生一数値,该数値系用作该些乘法器値。12.如申请专利范围第7、8、9、10或11项所述之方法,其更包括将该输出讯号数値绕相位空间轴的原点转动45。13.如申请专利范围第7、8、9、10、11或12项所述之方法,该等方法之执行可透过程式之执行。14.一种无线电装置,该装置适用于CDMA通讯,并包括任一如申请专利范围第1至6项所述之装置。15.一种无线通讯网路的组成单元,该组成单元使用CDMA通讯架构,并包括任一如申请专利范围第1至6项所述之装置。图式简单说明:图一系为一用于CDMA通讯的无线电话的概略图。图二系表示使用于第1图中的基片速率处理器以达到扩散或解扩散。图三系为第2图中之产生XOR闸输出的真値表。图四系为第2图中XOR闸后续输出的真値表。图五系表示另一电路可用于第1图之基片速率处理器而作扩散或解扩散。图六系表示另一电路可用于第1图之基片速率处理器而作扩散或解扩散。图七系表示另一电路可用于第1图之基片速率处理器而作扩散或解扩散。图八系表示习知用来作扩散或解扩散的电路。 |
