高速SATA接口数据恢复和串并转换的方法及电路模块

摘要

本发明一种高速SATA接口数据恢复和串并转换的方法包括如下步骤：输入高速串行信号，获取4路降频分路信号；对4路降频分路信号分别采样；从串行线上产生一个时钟信号用作后续同步电路的时钟；在每个时钟周期输出整合的采样信号；对每个时钟周期输入的采样信号，去除其中多余比特，并将有效比特相连接，组成比特序列数据输出；将此比特序列数据与协议协定的同步字相比对，进行比特对齐，输出协议有效数据。根据本发明方法设计的电路模块，包括降频分路电路、依次相连的4个相同的采样电路、整合输出电路、时钟产生电路、去冗余比特电路和比特对齐电路，以及设定延时控制参数的微控制器，可以全数字化、低功耗地实现高速串行口数据恢复和串并转换。

主权项

1.一种高速SATA接口数据恢复与串并转换的方法，该方法通过含有信号采样电路、时钟产生电路和时钟同步电路的数据处理电路模块进行高速串行数据的恢复和串并转换，其方法包括如下步骤：1)输入：接收高速串行信号；2)降频分路：将所述高速串行信号4分频，并分别获取4路降频分路信号；3)采样：对4路降频分路信号分别采样，获取4路4比特采样数据；4)时钟：在步骤3)的同时，从降频分路信号的串行线上获取一个用于后续电路的时钟信号；5)整合：将4路采样数据锁存，获取与时钟信号同步的32比特采样数据；6)去冗余：对所述与时钟信号同步的32比特采样数据，去除其中多余的比特，并将有效的比特相连接，获取一个一定长度的有效比特序列数据及该数据的有效信号；7)对齐：将所述有效比特序列数据与数据传输协议的同步信号相比对，进行比特对齐，获取完整的协议有效数据，同时输出一个该数据的有效信号；8)输出：输出获取的所述时钟信号、协议有效数据和该数据的有效信号。