发明名称 |
改善高压元件结构的制造方法 |
摘要 |
本发明提供一种改善高压元件结构的制造方法,其可顺利整合于使用浅沟渠隔离结构的深次微米制程中。本发明可在漏极与半导体基底之间形成多重较深且较淡的掺杂区域,包括N-型漂移区域及N型掺杂井区,使漏极区域与半导体基底之间的掺质浓度依序递减。本发明利用漏极浓度大于N型掺杂井区浓度大于漂移区域浓度的递减掺杂浓度,以降低其接合面的电场强度,并增加崩溃电压,同时可改善高压晶体管的驱动电流。 |
申请公布号 |
CN1591800A |
申请公布日期 |
2005.03.09 |
申请号 |
CN03150710.7 |
申请日期 |
2003.09.01 |
申请人 |
上海宏力半导体制造有限公司 |
发明人 |
高荣正 |
分类号 |
H01L21/336;H01L21/82 |
主分类号 |
H01L21/336 |
代理机构 |
上海光华专利事务所 |
代理人 |
余明伟 |
主权项 |
1、一种改善高压元件结构的制造方法,其特征在于,包括下列步骤:提供一半导体基底,其已形成有漂移区域;在该半导体基底上形成一薄氧化层及一图案化氮化硅层;以该图案化氮化硅层为光刻,蚀刻该半导体基底,以便在其中形成浅沟渠,并在该浅沟渠中填满一氧化物,进而形成浅沟渠隔离结构;在该半导体基底上形成第一图案化光阻,以该第一图案化光阻为光刻,蚀刻该图案化氮化硅层,以定义出场氧化区域,而后去除该第一图案化光阻;利用热氧化制程,在该场氧化区域内形成场氧化层,随后去除该氮化硅层及该薄氧化层;在该半导体基底上依序形成一栅极氧化层及多晶硅栅极结构;在该半导体基底中形成重离子掺杂区域,以作为源极与漏极;在该半导体基底上形成第二图案化光阻,以该第二图案化光阻为光刻,在该漂移区域内掺杂形成一掺杂井区;及去除该第二图案化光阻,对该半导体基底进行高温退火及驱入的步骤。 |
地址 |
201203上海市浦东新区张江高科技园区郭守敬路818号 |