闪速存储器陈列

摘要

一种新型闪速存储器阵列具有存储器单元(41a，40b)的阵列，每个存储器单元是具有多个端子的浮栅存储器晶体管。该存储器单元(40a，40b)配置成多行和多列，用字线连接相同行中的存储器单元。行解码器(44)位于靠近一侧存储器阵列并连接到多个字线，用于接收地址信号和用于提供低电压信号。多个编程线(D0－D7)连接到阵列的多行存储器单元(41a，41b)，一个编程线连接到相同行中的存储器单元。该多个编程线(D0－D7)与多个字线成直线但空间分开，并且仅仅伸展到行解码器(44)。高电压发生电路(100)位于靠近阵列的另一侧，即相对的一侧，并且被连接到多个编程线(D0－D7)，用于接收地址信号和用于在此响应给多个编程线提供高电压信号。

主权项

1.一种存储器阵列，包括：配置成多行和多列之阵列的多个存储器单元；多个硅线，其由掺杂硅制成，连接到所述多行的存储器单元，同时硅线连接到相同行中的存储器单元；多个金属搭接线，每个都平行于硅线；和多个空间分开的连接器，其与每个硅线相关，用于将所述硅线电连接到其相关的金属搭接线上；其中，硅线的每个所述空间分开的连接器并不配置成与相邻硅线的空间分开连接器成相同列；其中，硅线的每个所述空间分开的连接器配置成与靠近相邻硅线之硅线的空间分开连接器成相同列。