| 主权项 |
1.一种微机电结构,适用于光干涉式显示单元之上,该结构至少包含:一第一电极;一第二电极,该第二电极包括:一第一材质层;以及一导体层,位于该第一材质层之上,并与该第一电极约成平行排列;以及一支撑物,位于该第一电极与该第一材质层间形成一腔室;其中,该第一材质层可保护该第二电极免于在结构释放蚀刻制程中受蚀刻剂之侵蚀。2.如申请专利范围第1项所述之微机电结构,其中更包括一牺牲层位于该第一电极与该第一材质层间,而该结构释放蚀刻制程系为移除该牺牲层。3.如申请专利范围第1项所述之微机电结构,其中该牺牲层的材质可以为介电材质、金属材质或矽材质。4.如申请专利范围第1项所述之微机电结构,其中更包括一第二材质层覆盖该第二电极。5.如申请专利范围第1项所述之微机电结构,其中更包括:一第二材质层位于该第二电极之上;以及一间隙壁位于该第二电极及该第一材质层之侧壁。6.如申请专利范围第1项所述之微机电结构,其中该第一材质层的材质系选自于矽材质、介电材质、透明导电材质、高分子聚合物及金属氧化物所组成之族群。7.如申请专利范围第4项所述之微机电结构,其中该第二材质层的材质系选自于矽材质、介电材质、透明导电材质、高分子聚合物及金属氧化物所组成之族群。8.如申请专利范围第5项所述之微机电结构,其中该间隙壁的材质系选自于矽材质、介电材质、透明导电材质、高分子聚合物及金属氧化物所组成之族群。9.如申请专利范围第6项、第7项或第8项所述之微机电结构,其中该矽材质可以为多晶矽或非晶矽。10.如申请专利范围第6项、第7项或第8项所述之微机电结构,其中该介电材质可以为氧化矽、氮化矽或氮氧化矽。11.如申请专利范围第6项、第7项或第8项所述之微机电结构,其中该透明导电材贸可以为铟锡氧化物、铟锌氧化物或氧化铟。12.如申请专利范围第6项、第7项或第8项所述之微机电结构,其中该高分子聚合物可以为石蜡或可运用蒸气涂布的高分子材质。13.如申请专利范围第1项所述之微机电结构,其中该第一材质层的厚度约介于数埃至2000埃之间。14.如申请专利范围第1项所述之微机电结构,其中该第一材质层的厚度较佳约介于200埃至1000埃之间。15.如申请专利范围第4项所述之微机电结构,其中该第二材质层的厚度约介于数埃至2000埃之间。16.如申请专利范围第4项所述之微机电结构,其中该第二材质层的厚度较佳约介于200埃至4000埃之间。17.如申请专利范围第1项所述之微机电结构,其中形成该支撑物的材质包括正光阻、负光阻、亚克力、树酯、环氧树脂。18.如申请专利范围第1项所述之微机电结构,其中形成该导体层的材质可以为金属。19.一种微机电结构,适用于光干涉式显示单元之上,该结构至少包含:一第一电极;一第二电极,并与该第一电极约成平行排列;一材质层包覆该第二电极;以及一支撑物,位于该第一电极与该材质层间形成一腔室;其中,该材质层可保护该第二电极免于在蚀刻制程中受蚀刻剂之侵蚀。20.如申请专利范围第19项所述之微机电结构,更包括一牺牲层位于该第一电极与该第一材质层间,而该结构释放蚀刻制程系为移除该牺牲层。21.如申请专利范围第20项所述之微机电结构,其中该牺牲层的材质可以为介电材质、金属材质或矽材质。22.如申请专利范围第19项所述之微机电结构,其中该材质层的材质系选自于矽材质、介电材质、透明导电材质、高分子聚合物、金属氧化物及其任意组合所组成之族群。23.如申请专利范围第22项所述之微机电结构,其中该矽材质可以为多晶矽或非晶矽。24.如申请专利范围第22项所述之微机电结构,其中该介电材质可以为氧化矽、氮化矽或氮氧化矽。25.如申请专利范围第22项所述之微机电结构,其中该透明导电材质可以为铟锡氧化物、铟锌氧化物或氧化铟。26.如申请专利范围第22项所述之微机电结构,其中该高分子聚合物可以为石蜡或可运用蒸气涂布的高分子材质。27.如申请专利范围第19项所述之微机电结构,其中该材质层的厚度约介于数埃至2000埃之间。28.如申请专利范围第19项所述之微机电结构,其中该材质层的厚度较佳约介于200埃至1000埃之间。29.如申请专利范围第19项所述之微机电结构,其中形成该支撑物的材质包括正光阻、负光阻、亚克力、树脂、环氧树酯。30.如申请专利范围第1项或第19项所述之微机电结构,其中该第二电极系为一可动电极31.一种光干涉式显示单元的制造方法,适用于一基材之上,该方法至少包含:形成一第一电极于该基材之上;形成一牺牲层于该第一电极之上;形成至少二开口于牺牲层及该第一电极之内并定义出该光干涉式显示单元之位置;形成一支撑物于该开口之内;形成一第一材质层于该牺牲层及该支撑物之上;形成一导体层于该第一材质层上;定义该导体层及该第一材质层以形成一第二电极;以及以一结构释放蚀刻制程移除该牺牲层。32.如申请专利范围第31项所述之光干涉式显示单元的制造方法,在定义该导体层及该第一材质层之后更包括:形成一第二材质层覆盖该第二电极;以及移除部分该第二材质层以暴露出位于其下方之牺牲层。33.如申请专利范围第31项所述之光干涉式显示单元的制造方法,其中形成该牺牲层的材质可以为介电材质、金属材质或矽材质。34.如申请专利范围第31项所述之光干涉式显示单元的制造方法,其中形成该第一材质层的材质系选自于矽材质、介电材质、透明导电材质、高分子聚合物、金属氧化物及其任意组合所组成之族群。35.如申请专利范围第32项所述之光干涉式显示单元的制造方法,其中形成该第二材质层的材质系选自于矽材质、介电材质、透明导电材质、高分子聚合物、金属氧化物及其任意组合所组成之族群。36.如申请专利范围第34项或第35项所述之光干涉式显示单元的制造方法,其中形成该矽材质可以为多晶矽或非晶矽。37.如申请专利范围第34项或第35项所述之光干涉式显示单元的制造方法,其中形成该介电材质可以为氧化矽、氮化矽或氮氧化矽。38.如申请专利范围第34项或第35项所述之光干涉式显示单元的制造方法,其中形成该透明导电材质可以为铟锡氧化物、铟锌氧化物或氧化铟。39.如申请专利范围第34项或第35项所述之光干涉式显示单元的制造方法,其中形成该高分子聚合物可以为石蜡或可运用蒸气涂布的高分子材质。40.如申请专利范围第31项所述之光干涉式显示单元的制造方法,其中该第一该材质层的厚度约介于数埃至2000埃之间。41.如申请专利范围第31项所述之光干涉式显示单元的制造方法,其中该第一材质层的厚度较佳约介于200埃至1000埃之间。42.如申请专利范围第32项所述之光干涉式显示单元的制造方法,其中该第二该材质层的厚度约介于数埃至2000埃之间。43.如申请专利范围第32项所述之光干涉式显示单元的制造方法,其中该第二材质层的厚度较佳约介于200埃至1000埃之间。44.一种光干涉式显示单元的制造方法,适用于一基材之上,该方法至少包含:形成一第一电极于该基材之上;形成一牺牲层于该第一电极之上;形成至少二开口于牺牲层及该第一电极之内并定义出该光干涉式显示单元之位置;形成一支撑物于该开口之内;形成一第一材质层于该牺牲层及该支撑物之上;形成一导体层于该第一材质层上;形成一第二材质层于该导体层之上;定义该第二材质、该导体层及该第一材质层以形成一第二电极;以及以一结构释放蚀刻制程移除该牺牲层。45.如申请专利范围第44项所述之光干涉式显示单元的制造方法,在定义该第二材质、该导体层及该第一材质层之后更包括:形成一第三材质层覆盖该第二电极;以及以一自动对准蚀刻制程蚀刻该第三材质层而于该第二电极之侧壁形成一间隙壁。46.如申请专利范围第44项所述之光干涉式显示单元的制造方法,其中形成该牺牲层的材质可以为介电材质、金属材质或矽材质。47.如申请专利范围第44项所述之光干涉式显示单元的制造方法,其中形成该第一材质层及该第二材质层的材质系选自于矽材质、介电材质、透明导电材质、高分子聚合物、金属氧化物及其任意组合所组成之族群。48.如申请专利范围第45项所述之光干涉式显示单元的制造方法,其中形成该第二材质层的材质系选自于矽材质、介电材质、透明导电材质、高分子聚合物、金属氧化物及其任意组合所组成之族群。49.如申请专利范围第47项或第48项所述之光干涉式显示单元的制造方法,其中形成该矽材质可以为多晶矽或非晶矽。50.如申请专利范围第47项或第48项所述之光干涉式显示单元的制造方法,其中形成该介电材质可以为氧化矽、氮化矽或氮氧化矽。51.如申请专利范围第47项或第48项所述之光干涉式显示单元的制造方法,其中形成该透明导电材质可以为铟锡氧化物、铟锌氧化物或氧化铟。52.如申请专利范围第47项或第48项所述之光干涉式显示单元的制造方法,其中形成该高分子聚合物可以为石蜡或可运用蒸气涂布的高分子材质。53.如申请专利范围第44项所述之光干涉式显示单元的制造方法,其中该第一该材质层及该第二材质层的厚度约介于数埃至2000埃之间。54.如申请专利范围第44项所述之光干涉式显示单元的制造方法,其中该第一材质层及该第二材质层的厚度较佳约介于200埃至1000埃之间。55.如申请专利范围第34项或第44项所述之光干涉式显示单元的制造方法,其中该第二电极系为一可动电极。56.如申请专利范围第31项或第44项所述之光干涉式显示单元的制造方法,其中形成该支撑物的材质包括正光阻、负光阻、亚克力、树脂、环氧树脂。图式简单说明:第1图系绘示习知显示单元的剖面示意图;第2图系绘示习知显示单元加上电压后的剖面示意图;第3A图至第3B图系绘示习知显示单元的制造方法;第4A图至第4C图系为绘示本发明第一较佳实施例的一种光干涉式显示单元结构的制造方法;第5A图至第5D图系为绘示本发明第二较佳实施例的一种光干涉式显示单元结构的制造方法;以及第6A图至第6D图系为绘示本发明第三较佳实施例的一种光干涉式显示单元结构的制造方法。 |
