| 发明名称 | 电路装置的制造方法 | ||
| 摘要 | 一种电路装置的制造方法，使用等离子体除去导电图案21表面上黏附的污染物，提高导电图案21和密封树脂28的粘附。通过选择地蚀刻导电箔10形成分离槽11，形成导电图案21。在导电图案21的规定位置安装半导体元件22A等电路元件，并和导电图案21电连接。通过自导电箔10上方照射等离子体除去分离槽11表面黏附的污染物。 | ||
| 申请公布号 | CN1505123A | 申请公布日期 | 2004.06.16 |
| 申请号 | CN200310119584.6 | 申请日期 | 2003.12.04 |
| 申请人 | 三洋电机株式会社;关东三洋半导体股份有限公司 | 发明人 | 臼井良辅;水原秀树;五十岚优助;坂本则明 |
| 分类号 | H01L21/50;H01L21/48;H05K3/46 | 主分类号 | H01L21/50 |
| 代理机构 | 北京市柳沈律师事务所 | 代理人 | 李贵亮;杨梧 |
| 主权项 | 1、一种电路装置的制造方法，其特征在于，包括如下工序：在导电箔上形成自表面形成分离槽而底部连结为一体的导电图案的工序；在所述导电图案的所需位置安装电路元件的工序；由树脂层密封，以覆盖所述电路元件，且填充在所述分离槽中的工序，其中，在所述导电箔表面照射等离子体。 | ||
| 地址 | 日本大阪府 | ||