发明名称 | 半导体器件及其制造方法 | ||
摘要 | 在层间绝缘膜上经图形刻蚀的上层布线上进一步形成上层时可获得良好的覆盖率。通过在层间绝缘膜上经图形刻蚀的上层布线的侧面密接地形成由绝缘性物质构成的侧壁,减缓上层布线与层间绝缘膜之间的台阶差的梯度。通过使包含上层布线与侧壁表面的上层的层叠面变得平坦,进一步改善在上层上形成的更上层的层覆盖率。 | ||
申请公布号 | CN1146017C | 申请公布日期 | 2004.04.14 |
申请号 | CN98118563.0 | 申请日期 | 1998.09.03 |
申请人 | 三菱电机株式会社 | 发明人 | 冨田和朗 |
分类号 | H01L21/00;H01L21/768 | 主分类号 | H01L21/00 |
代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 杨凯;叶恺东 |
主权项 | 1.一种半导体器件,其特征在于具有:在衬底上层叠的层间绝缘膜;在上述层间绝缘膜上经图形刻蚀的上层布线;以及密接于上述上层布线的侧面上而形成的侧壁,上述侧壁由绝缘材料构成,上述侧壁的上端和上述上层布线的表面的高度相同;其中上层布线为势垒金属和导电布线图形的层叠结构,上述势垒金属与贯穿层间绝缘膜的接触点相连。 | ||
地址 | 日本东京都 |