发明名称 |
用于制造电子封装的半导体安装衬底和生产这种半导体安装衬底的生产过程 |
摘要 |
在制造多个电子封装所使用的半导体安装衬底(10;20)中,金属膜层(12A;22A)和电绝缘层(14A;24A)构成第一多层衬底部分(10F;20F),并且多个封装区域限定在第一衬底部分的表面上。由中间插入的电绝缘层(14B;24B)分开的至少两个金属膜层(12B和12C;22B和22C)构成第二多层衬底部分(10S;20S)。用压力机将第一衬底部分层压在第二衬底部分上,使得第一衬底部分的电绝缘层处在第二衬底部分的金属膜层之一上。在将第一衬底部分层压在第二衬底部分上之前,在第一衬底部分的每个封装区域形成芯片安装开口。 |
申请公布号 |
CN1477702A |
申请公布日期 |
2004.02.25 |
申请号 |
CN03147407.1 |
申请日期 |
2003.07.09 |
申请人 |
恩益禧电子股份有限公司 |
发明人 |
栗原健一 |
分类号 |
H01L23/12;H01L21/48;H05K3/46 |
主分类号 |
H01L23/12 |
代理机构 |
中原信达知识产权代理有限责任公司 |
代理人 |
陆弋;钟强 |
主权项 |
1.一种用于制造多个电子封装的半导体安装衬底(10;20),包括:第一多层衬底部分(10F;20F),它由金属膜层(12A;22A)和电绝缘层(14A;24A)构成,并且多个封装区域限定在所述第一多层衬底部分的表面上;和第二多层衬底部分(10S;20S),它由至少两个金属膜层(12B和12C;22B和22C)构成,其中这两个金属膜层由插入其间的电绝缘层(14B;24B)分开;其中,用压力机将所述第一多层衬底部分(10F;20F)层压在所述第二多层衬底部分(10S;20S)上,使得所述第一多层衬底部分的电绝缘层(14A;24A)处在所述第二多层衬底部分的金属膜层(12B和12C;22B和22C)之一(12B;22B)上,其中,在将所述第一多层衬底部分(10F;20F)层压在所述第二多层衬底部分(10S;20S)上之前,在所述第一多层衬底部分(10F;20F)中的每个封装区域上形成芯片安装开(16;26;30)。 |
地址 |
日本神奈川 |