半导体器件及其制造方法

摘要

在一包括整体地形成于单个衬底上的n沟道薄膜晶体管和p沟道薄膜晶体管的电路结构中，轻掺杂漏(LDD)区选择地形成于n沟道薄膜晶体管中，在注入杂质离子时造成的半导体层损伤对于n和p沟道薄膜晶体管来说是平衡的。这这种结构可实现n和p沟道薄膜晶体管间的平衡，从而可提供高性能CMOS电路。

主权项

1.一种半导体器件，具有至少一个n沟道薄膜晶体管和一个p沟道薄膜晶体管，所述半导体器件包括：包含硅的第一半导体，在绝缘表面上，供形成所述n沟道薄膜晶体管，具有至少第一源区和第一漏区，和介在第一源区和第一漏区之间的第一沟道形成区；包含硅的第二半导体，在绝缘表面上，供形成所述p沟道薄膜晶体管，具有至少第二源区和第二漏区，和介在第二源区与第二漏区之间的第二沟道形成区；其特征在于：所述第二半导体有一对分别毗邻所述第二源区和所述第二漏区的部分，所述成对部分含n型和p型杂质；所述p沟道薄膜晶体管的所述第二源区和第二漏区只掺以p型杂质作为具有一种导电类型的杂质；且只有所述第一半导体中的所述n沟道薄膜晶体管而不是所述p沟道薄膜晶体管具有微掺杂区。