| 主权项 |
1.一种半导体装置,在一半导体基板上包括:一讯号线,系通过所期望之频率f0的一讯号;一差动讯号线,系通过与该讯号逆相位的一讯号或接连于一接地电源;其特征在于:该讯号线与该差动讯号线,系大略以平行经介一绝缘层加以叠层,在该差动讯号线不存在之场合,该讯号线之单位长度的电阻成分、电感成分、电容成分各为R、L、C,该讯号线之实际配线长度l系比下式所求之配线长度l0-较长-2.如申请专利范围第1项所述之半导体装置,其特征在于,该讯号线,系在该半导体基板之一主要部分,形成与该差动讯号线大略同一宽度且在经介该绝缘层相对的一位置。3.如申请专利范围第1项所述之半导体装置,其特征在于,在该差动讯号线经介该绝缘层所形成的该讯号线之面的相反面,以经介一第二绝缘层形成一第二讯号线。4.如申请专利范围第1项所述之半导体装置,其特征在于,该讯号线系至少两条,两条该讯线系形成于同层,在两条该讯号线之间形成与该差动讯号线相异之一第二差动讯号线,使与该讯号线同层。5.如申请专利范围第1项所述之半导体装置,其特征在于,该讯号线、该绝缘层、及该差动讯号线,系形成在设于该半导体基板上所形成的一第二绝缘层之一沟渠内。6.如申请专利范围第1项所述之半导体装置,其特征在于,该讯号线与该差动讯号线,系在该半导体基板上之一主要部分大略成为平行。7.一种半导体装置的制造方法,其特征在于,包括:在一半导体基板上形成一第一导电层的制程;在该第一导电层上形成一绝缘层的制程;在该绝缘层上形成一第二导电层的制程;以及使该第二导电层、该绝缘层、及该第一导电层一次图案化,以使一第一配线从该第一导电层,一第二配线从该第二导电层加以形成的制程。8.如申请专利范围第7项所述之半导体装置的制造方法,其特征在于,该第一配线系通过一讯号与一讯号线及该讯号线所通过之讯号逆相位或接连于一接地电源的差动讯号线内之一方,该第二配线系该讯号线及该差动讯号线内之他方。9.一种半导体装置的制造方法,其特征在于,包括:在一半导体基板上所形成的一第一绝缘层内形成一沟渠,藉由在该沟渠埋入配线材料以形成一第一配线的制程;形成覆盖该第一配线之一第二绝缘层的制程;在该第二绝缘层上形成一第三绝缘层的制程;以及在该第三绝缘层之相对于该第一配线的位置,形成到达该第二绝缘层的一开口,藉由在该开口埋入配线材料以形成一第二配线的制程。10.如申请专利范围第9项所述之半导体装置的制造方法,其特征在于,该第一配线系通过一讯号与一讯号线及该讯号线所通过之讯号逆相位或接连于一接地电源的差动讯号线内之一方,该第二配线系该讯号线及该差动讯号内之他方。11.一种半导体装置的制造方法,其特征在于,包括:在一半导体基板上所形成的一第一绝缘层形成一沟渠的制程;形成覆盖该沟渠之侧面及底面的一第一配线层的制程;以及在该沟渠内经介一第二绝缘层以覆盖该第一配线层形成一第二配线层的制程。12.如申请专利范围第11项所述之半导体装置的制造方法,其特征在于,该第一配线系通过一讯号与一讯号线及该讯号线所通过之讯号逆相位或接连于一接地电源的差动讯号线内之一方,该第二配线系该讯号线及该差动讯号线内之他方。图式简单说明:第1图系表示由本发明之第一实施例的半导体层之构成断面图。第2图系讯号配线路之等价性电路图。第3图系依照本发明之第二实施例之半导体装置的制造方法之制程断面图。第4图系依照本发明之第二实施例之半导体装置的制造方法之制程断面图。第5图系依照本发明之第二实施例之半导体装置的制造方法之制程断面图。第6图系依照本发明之第二实施例之半导体装置的制造方法之制程断面图。第7图系依照本发明之第二实施例之半导体装置的制造方法之制程断面图。第8图系依照本发明之第二实施例之半导体装置的制造方法之制程断面图。第9图系依照本发明之第二实施例之半导体装置的制造方法之制程断面图。第10A-10B图系依照本发明之第二实施例之半导体装置的制造方法之制程断面图。第11图系表示依照由第二实施例的变形例之半导体装置的制造方法所制造之半导体装置的构成断面图。第12图系依照本发明之第三实施例之半导体装置的制造方法之制程断面图。第13图系依照本发明之第三实施例之半导体装置的制造方法之制程断面图。第14图系依照本发明之第三实施例之半导体装置的制造方法之制程断面图。第15图系依照本发明之第三实施例之半导体装置的制造方法之制程断面图。第16图系依照本发明之第三实施例之半导体装置的制造方法之制程断面图。第17图系依照本发明之第三实施例之半导体装置的制造方法之制程断面图。第18图系依照本发明之第三实施例之半导体装置的制造方法之制程断面图。第19图系依照本发明之第三实施例之半导体装置的制造方法之制程断面图。第20图系依照本发明之第三实施例之半导体装置的制造方法之制程断面图。第21A-21B图系依照本发明之第三实施例之半导体装置的制造方法之制程断面图。第22图系表示依照由第三实施例之第一变形例的制造方法所制造之半导体装置构成的断面图。第23A-23B图系表示依照由第三实施例之第二变形例的制造方法所制造之半导体装置的构成断面图。第24图系依照本发明之第四实施例的半导体装置的制造方法之制程断面图。第25图系依照本发明之第四实施例的半导体装置的制造方法之制程断面图。第26图系依照本发明之第四实施例的半导体装置的制造方法之制程断面图。第27图系依照本发明之第四实施例的半导体装置的制造方法之制程断面图。第28图系依照本发明之第四实施例的半导体装置的制造方法之制程断面图。第29图系依照本发明之第四实施例时半导体装置的制造方法之制程断面图。第30图系依照本发明之第四实施例的半导体装置的制造方法之制程断面图。第31图系依照本发明之第四实施例时半导体装置的制造方法之制程断面图。第32A-32B图系依照本发明之第四实施例的半导体装置的制造方法之制程断面图。第33图系表示微带线构造之半导体装置的构成断面图。第34图系表示微带线构造之半导体装置的问题点之说明图。 |
