发明名称 |
Vertikaler MOSFET mit horizontal abgestufter Kanaldotierung |
摘要 |
Durch eine Schwellenspannungs-Implantation, die einen Maximalwert am Gate aufweist, sowie durch eine Verteilung der Implantationskonzentration, die mit wachsender Entfernung vom Gate rasch abnimmt und ein Plateau mit einer niedrigen P-Wannen-Konzentration erreicht, werden in vertikalen MOSFET-Transistoren sogenannte "body effects" erheblich reduziert und Sperrschichtenleckströme der DRAM-Speicherzellen können verringert werden, während gleichzeitig andere Bauelementparameter unbeeinträchtigt bleiben. In einer bevorzugten Ausführungsform werden zwei Implantate in das zugrunde liegende Substrat eingebracht: ein winklig ausgeführtes Schwellenspannungsimplantat mit einem Maximalwert am Gate und ein lateral gleichmäßiges, niedrig dosiertes Implantat zum Erzeugen der Dotierverteilung in der Wanne.
|
申请公布号 |
DE10310569(A1) |
申请公布日期 |
2003.10.02 |
申请号 |
DE2003110569 |
申请日期 |
2003.03.11 |
申请人 |
INFINEON TECHNOLOGIES AG;IBM INTERNATIONAL BUSINESS MACHINES CORP., ARMONK |
发明人 |
CHIDAMBARRAO, DURESETI;LEE, KIL-HO;MANDELMAN, JACK A.;MCSTAY, KEVIN;RENGARAJAN, RAJESH |
分类号 |
H01L21/265;H01L21/336;H01L21/8242;H01L27/108;H01L29/76;H01L29/78;H01L29/94;H01L31/119;(IPC1-7):H01L29/78 |
主分类号 |
H01L21/265 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|