| 发明名称 |
CIRCUITO PARA LA ADAPTACION DE LAS VELOCIDADES DE BITS DE DOS SEÑALES. |
| 摘要 |
EL CIRCUITO DESCRITO SE UTILIZA EN LOS MULTIPLEXORES PLESIOCRONOS PARA LLEVAR A LA MISMA VELOCIDAD BINARIA LAS SEÑALES PLESIOCRONAS, QUE SE DEBEN AGRUPAR EN UNA SEÑAL DIGITAL DE ORDEN SUPERIOR. EL CIRCUITO, BASADO PREDOMINANTEMENTE EN LA TECNOLOGIA CMOS, ES APLICABLE A SISTEMAS DE 140 MBIT/S.
|
| 申请公布号 |
ES2085883(T3) |
申请公布日期 |
1996.06.16 |
| 申请号 |
ES19900201626T |
申请日期 |
1990.06.21 |
| 申请人 |
PHILIPS ELECTRONICS N.V. |
发明人 |
URBANSKY, RALPH, DIPL.-ING.;NIEGEL, MICHAEL, DIPL.-ING.;ROBLEDO, MIGUEL, DR.-ING. |
| 分类号 |
H04J3/00;H04J3/07;H04L7/00;H04L13/08;H04L25/40;(IPC1-7):H04J3/07 |
主分类号 |
H04J3/00 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
