| 主权项 |
1.一种用于逻辑积体电路中的嵌入式电容元件,该嵌入式电容元件包含:一底材;一电容结构系垂直于该底材上,其中该电容结构包含一中间接触窗结构系电性耦接于曝露在该底材上方之部份的一金属导线,其中该部份之该金属导线可以是一第一金属电极板以及一第二金属电极板位于该中间接触窗结构的上方并与该中间接触窗电性耦接;及一镶嵌结构位于该底材上且邻近于该电容结构。2.如申请专利范围第1项之嵌入式电容元件,其中上述电容结构可以是一垂直三维金属绝缘金属电容结构。3.如申请专利范围第1项之嵌入式电容元件,其中上述中间接触窗结构包含一接触窗并位于该金属导线且曝露于该底材上方。4.如申请专利范围第3项之嵌入式电容元件,更包含一绝缘层位于该接触窗侧壁上。5.如申请专利范围第4项之嵌入式电容元件,更包含一倒U型接触窗位于该绝缘层上方。6.如申请专利范围第1项之嵌入式电容元件,其中上述镶嵌结构电性耦接于曝露在该底材上方之该部份之该金属导线。7.在逻辑积体电路中一种垂直三维金属绝缘金属电容结构,该垂直三维金属绝缘金属电容结构包含:一底材;一第一开口位于部份曝露于该底材之一金属导线上方;一第一金属层位于该第一开口内以形成一接触窗且电性耦接于部份该金属导线;一第二开口邻近于该第一开口;一绝缘层位于该第二开口的侧壁上;一第二金属层位于该绝缘层上方以形成一倒U型接触窗;及一第二金属电极板位于该倒U型接触窗上方并电性耦接于该倒U型接触窗。8.如申请专利范围第7项之在逻辑积体电路中垂直三维金属绝缘金属电容结构,更包含一镶嵌结构位于该底材上方且邻近于该垂直三维金属绝缘金属电容结构。9.一种制作整合于镶嵌结构之垂直三维金属绝缘金属电容结构的方法,该方法包含:提供一底材;沉积一第一介电层位于该底材的上方;利用微影技术同时形成一镶嵌结构中第一层之一插销开口与一沟槽开口及位于该第一介电层内之一开口;沉积一第一铜金属层以填满该镶嵌结构之该第一层之该插销开口及该沟槽开口以形成该镶嵌结构之一第一层,且同时填满该开口以形成一第一接触窗;形成一光阻层覆盖于该镶嵌结构上;蚀刻该第一介电层以形成一倒U型开口;移除该光阻层;沉积一毯式绝缘层位于该倒U型开口的侧壁上;形成一第二铜金属层以填满该倒U型开口;平坦化该第二铜金属层以形成一倒U型接触窗;沉积一第二介电层位于该部份的倒U型接触窗及位于该镶嵌结构上方;及形成该镶嵌结构之一第二层位于该镶嵌结构之该第一层的上方且同时形成一第二金属电极板位于该倒U型接触窗的上方。10.如申请专利范围第9项之方法,其中上述介电层的材料可以是低介电常数之介电材料。11.如申请专利范围第9项之方法,其中上述绝缘层的材料可以是高介电常数之介电材料。12.如申请专利范围第11项之方法,其中上述高介电常数之介电材料系由五氧化二氮、三氧化二铝及BSTO元素选出。13.如申请专利范围第9项之方法,其中上述形成第二金属层的方法包含一电镀法。14.如申请专利范围第9项之方法,其中上述形成该镶嵌结构之该第二层与形成该第二金属电极板可以是相同制程步骤。图式简单说明:第一图为使用传统的技术,在形成传统平板式金属绝缘电容金属(plate MIM capacitor,plate metal-insulator-metal capacitor)结构时的各步骤结构示意图;第二图到第四图系根据本发明所揭露之技术,同时在底材上形成一垂直三维金属绝缘金属电容结构之中间接触窗结构且位于一第一介电层内,并同时形成第一层之铜镶嵌结构之各步骤之示意图;第五图到第八图系根据本发明所揭露之技术,同时构成第二层之铜镶嵌结构与垂直三维金属绝缘金属电容结构之中间接触窗结构,且与第一金属电极板电性耦接之各步骤示意图;及第九图到第十图系根据本发明所揭露之技术,构成一垂直三维金属绝缘金属电容结构相容于铜镶嵌结构流程之各步骤之示意图。 |
