| 主权项 |
1.一种氮化矽唯读记忆体的制造方法,该方法至少包括:提供一基底;在该基底上形成一第一绝缘层;在该第一绝缘层上形成一氮化矽电荷陷入层(Chargetrapping layer);在该氮化矽电荷陷入层上形成一第二绝缘层;在该第二绝缘层上形成一图案转移层;以该图案转移层为罩幕,蚀刻去除部份该第二绝缘层、该氮化矽电荷陷入层以形成一开口;去除该图案转移层;去除该开口侧壁之部份该氮化矽电荷陷入层,以使该开口侧壁形成一内凹(Notch)结构;在该开口中形成一热氧化层以作为一埋入式汲极绝缘层,其中该热氧化层与该开口侧壁密合;以及在该基底上形成一导电层,以作为控制闸。2.如申请专利范围第1项所述之氮化矽唯读记忆体的制造方法,其中去除该开口侧壁之部份该氮化矽电荷陷入层,以使该开口侧壁形成一内凹结构的方法包括一湿式蚀刻法。3.如申请专利范围第2项所述之氮化矽唯读记忆体的制造方法,其中该湿式蚀刻法所使用的一蚀刻液包括磷酸。4.如申请专利范围第3项所述之氮化矽唯读记忆体的制造方法,其中该蚀刻液的温度为摄氏20度至180度左右。5.如申请专利范围第3项所述之氮化矽唯读记忆体的制造方法,其中该湿式蚀刻法的操作时间为0.5分钟至5分钟左右。6.如申请专利范围第1项所述之氮化矽唯读记忆体的制造方法,其中形成该热氧化层的方法包括热氧化法。7.如申请专利范围第1项所述之氮化矽唯读记忆体的制造方法,其中更包括于形成该图案转移层后,对该基底进行一埋入式汲极掺杂步骤。8.一种氮化矽唯读记忆体的制造方法,该方法包括下列步骤:提供一基底;在该基底上形成一第一绝缘层;在该第一绝缘层上形成一氮化矽电荷陷入层;在该第一绝缘层上形成一第二绝缘层;在该第二绝缘层上形成一图案转移层;以该图案转移层为罩幕,蚀刻去除部份该第二绝缘层、该氮化矽电荷陷入层以及该第一绝缘层以形成露出该基底之一开口;去除该图案转移层;去除该开口侧壁之部份该氮化矽电荷陷入层,以使该开口侧壁形成一内凹(Notch)结构;在该开口中形成一热氧化层以作为一埋入式汲极绝缘层,其中该热氧化层与该开口侧壁密合;以及在该基底上形成一导电层,以作为控制闸。9.如申请专利范围第8项所述之氮化矽唯读记忆体的制造方法,其中去除该开口侧壁之部份该氮化矽电荷陷入层,以使该开口侧壁形成一内凹结构的方法包括一湿式蚀刻法。10.如申请专利范围第9项所述之氮化矽唯读记忆体的制造方法,其中该湿式蚀刻法所使用的一蚀刻液包括磷酸。11.如申请专利范围第10项所述之氮化矽唯读记忆体的制造方法,其中该蚀刻液的温度为摄氏20度至180度左右。12.如申请专利范围第9项所述之氮化矽唯读记忆体的制造方法,其中该湿式蚀刻法的操作时间为0.5分钟至5分钟左右。13.如申请专利范围第8项所述之氮化矽唯读记忆体的制造方法,其中形成该热氧化层的方法包括热氧化法。14.如申请专利范围第8项所述之氮化矽唯读记忆体的制造方法,其中更包括于形成该图案转移层后,对该基底进行一埋入式汲极掺杂步骤。15.一种半导体元件的制造方法,该方法至少包括下列步骤:提供具有一第一绝缘层、一电荷陷入层以及一第二绝缘层的一基底;在该第二绝缘层以及该电荷陷入层中形成一内凹开口,其中该内凹开口位于该电荷陷入层的宽度大于位于该第二绝缘层的宽度;在该内凹开口中形成一热氧化层以作为一埋入式汲极绝缘层,其中该热氧化层与该内凹开口侧壁密合;以及在该基底上形成一导电层,以作为控制闸。16.如申请专利范围第15项所述之半导体元件的制造方法,其中该电荷陷入层的材质包括氮化矽。17.如申请专利范围第15项所述之半导体元件的制造方法,其中形成该内凹开口的方法包括下列步骤:去除部份该第二绝缘层以及该电荷陷入层以形成一开口;以及以一湿式蚀刻法去除该开口侧壁之部份该电荷陷入层,以形成该内凹开口。18.如申请专利范围第17项所述之半导体元件的制造方法,其中该湿式蚀刻法所使用的一蚀刻液包括磷酸。19.如申请专利范围第18项所述之半导体元件的制造方法,其中该蚀刻液的温度为摄氏20度至180度左右。20.如申请专利范围第17项所述之半导体元件的制造方法,其中该湿式蚀刻法的操作时间为0.5分钟至5分钟左右。21.如申请专利范围第15项所述之半导体元件的制造方法,其中形成该热氧化层的方法包括热氧化法。图式简单说明:第1A图至第1C图系绘示习知一种以氮化矽唯读记忆体之制造流程的剖面示意图;以及第2A图至第2E图系绘示依照本发明一较佳实施例之一种以氮化矽唯读记忆体之制造流程的剖面示意图。 |
