| 主权项 |
1.一种覆晶晶片,该覆晶晶片具有一主动表面,而该覆晶晶片更具有复数个核心电源/接地焊垫、至少一讯号焊垫环、至少一电源焊垫环及至少一接地焊垫环,均配置于该主动表面上,其中该讯号焊垫环、该电源焊垫环及该接地焊垫环系以该些核心电源/接地焊垫为中心,而呈同心环状分布于该些核心电源/接地焊垫之外围。2.如申请专利范围第1项所述之覆晶晶片,其中该讯号焊垫环系由复数个焊垫所组成,而百分之五十以上之该些焊垫系为讯号焊垫。3.如申请专利范围第1项所述之覆晶晶片,其中该讯号焊垫环系由复数个焊垫所组成,而该些焊垫系呈多层环状排列。4.如申请专利范围第1项所述之覆晶晶片,其中该电源焊垫环系由复数个焊垫所组成,而百分之五十以上之该些焊垫系为电源焊垫。5.如申请专利范围第1项所述之覆晶晶片,其中该电源焊垫环系由复数个焊垫所组成,而该些焊垫系呈多层环状排列。6.如申请专利范围第1项所述之覆晶晶片,其中该接地焊垫环系由复数个焊垫所组成,而百分之五十以上之该些焊垫系为接地焊垫。7.如申请专利范围第1项所述之覆晶晶片,其中该接地焊垫环系由复数个焊垫所组成,而该些焊垫系呈多层环状排列。8.一种覆晶构装基板,包括:复数个导线层,依序相互重叠;复数个绝缘层,分别配置于二相邻之该些导电层之间,用以电性隔离该些导线层,并与该些导线层相互交错叠合;以及复数个导电插塞,分别贯穿该些绝缘层,用以电性连接该些导电层,其中该些导线层之最顶层者具有复数个核心电源/接地凸块垫、至少一讯号凸块垫环、至少一电源凸块垫环及至少一接地凸块垫环,其中该讯号凸块垫环、该电源凸块垫环及该接地凸块垫环系以该些核心电源/接地凸块垫为中心,而呈同心环状分布于该些核心电源/接地凸块垫之外围。9.如申请专利范围第8项所述之覆晶构装基板,其中该讯号凸块垫环系由复数个凸块垫所组成,而百分之五十以上之该些凸块垫系为讯号凸块垫。10.如申请专利范围第8项所述之覆晶构装基板,其中该讯号凸块垫环系由复数个凸块垫所组成,而该些凸块垫系呈多层环状排列。11.如申请专利范围第8项所述之覆晶构装基板,其中该电源凸块垫环系由复数个凸块垫所组成,而百分之五十以上之该些凸块垫系为电源凸块垫。12.如申请专利范围第8项所述之覆晶构装基板,其中该电源凸块垫环系由复数个凸块垫所组成,而该些凸块垫系呈多层环状排列。13.如申请专利范围第8项所述之覆晶构装基板,其中该接地凸块垫环系由复数个凸块垫所组成,而百分之五十以上之该些凸块垫系为接地凸块垫。14.如申请专利范围第8项所述之覆晶构装基板,其中该接地凸块垫环系由复数个凸块垫所组成,而该些凸块垫系呈多层环状排列。15.一种覆晶构装基板,包括:复数个导线层,依序相互重叠;复数个绝缘层,分别配置于二相邻之该些导电层之间,用以电性隔离该些导线层,并与该些导线层相互交错叠合;以及复数个导电插塞,分别贯穿该些绝缘层,用以电性连接该些导电层,其中该些导线层之最顶层者具有复数个核心电源/接地凸块垫、至少一讯号凸块垫环、至少一电源凸块垫环及至少一接地凸块垫环,其中该讯号凸块垫环、该电源凸块垫环及该接地凸块垫环系以该些核心电源/接地凸块垫为中心,而呈同心环状分布于该些核心电源/接地凸块垫之外围,其中至少一该讯号凸块垫之外围系配置至少一非讯号凸块垫环,其中至少一该导线层具有至少一讯号迹线(signaltrace)及至少一防护迹线(guard trace),而该防护迹线系配设于该讯号迹线之相邻位置。16.如申请专利范围第15项所述之覆晶构装基板,其中该讯号凸块垫环系由复数个凸块垫所组成,而百分之五十以上之该些凸块垫系为讯号凸块垫。17.如申请专利范围第15项所述之覆晶构装基板,其中该讯号凸块垫环系由复数个凸块垫所组成,而该些凸块垫系呈多层环状排列。18.如申请专利范围第15项所述之覆晶构装基板,其中该电源凸块垫环系由复数个凸块垫所组成,而百分之五十以上之该些凸块垫系为电源凸块垫。19.如申请专利范围第15项所述之覆晶构装基板,其中该电源凸块垫环系由复数个凸块垫所组成,而该些凸块垫系呈多层环状排列。20.如申请专利范围第15项所述之覆晶构装基板,其中该接地凸块垫环系由复数个凸块垫所组成,而百分之五十以上之该些凸块垫系为接地凸块垫。21.如申请专利范围第15项所述之覆晶构装基板,其中该接地凸块垫环系由复数个凸块垫所组成,而该些凸块垫系呈多层环状排列。22.如申请专利范围第15项所述之覆晶构装基板,其中该防护迹线系为电源迹线。23.如申请专利范围第15项所述之覆晶构装基板,其中该防护迹线系为接地迹线。24.如申请专利范围第15项所述之覆晶构装基板,其中该非讯号凸块垫环系为电源凸块垫环。25.如申请专利范围第15项所述之覆晶构装基板,其中该非讯号凸块垫环系为接地凸块垫环。图式简单说明:第1图为习知之一种覆晶封装结构的局部剖示图;第2A图为第1图之晶片的仰视图;第2B图为对应第2A图之晶片的覆晶构装基板的局部俯视图;第3A、3C、3E、3G、3I、3K及3M图为本创作之较佳实施例的一种晶片的仰视图;第3B、3D、3F、3H、3J、3L、3N图分别为对应第3A、3C、3E、3G、3I、3K及3M图之晶片的覆晶构装基板的局部俯视图;第4A图为第3B图之覆晶构装基板,其第一导线层的局部示意图;以及第4B图为第3B图之覆晶构装基板,其第二导线层的局部示意图。 |
