| 主权项 |
1.一种读出放大器-控制信号产生用之电路配置,其用于记忆体中,其经由第一电流路径(1)可驱动此记忆体之已定址之字元线(WL),此电路配置包含:第二电流路径(2),其中由一由第一电流路径(1)所导出之信号(RAVLD)而在控制元件(7)中产生该读出放大器-控制信号;电压供应元件(Vint,VPP),其用于第一和第二电流路径(1,2)之组件中,其特征为:在第二电流路径(2)中除了薄氧化物电晶体(例如,FSWLE中之T')之外亦设有厚氧化物电晶体(例如,WLTMR中之T),由电压供应元件(Vint,VPP)以正规之电源电压(Vint)来操作薄氧化物电晶体(例如,FSWLE中之T')以及以较大之电源电压(VPP)来操作厚氧化物电晶体(例如,WLTMR中之T)。2.如申请专利范围第1项之电路配置,其中基本延迟电路(FSWLE)由薄氧化物电晶体构成,字元线计时器(WLTMR)由厚氧化物电晶体构成。图式简单说明:第1图感测放大-计时器或第二电流路径之实施例之方块图。第2图本发明具有感测放大-计时器之电路配置。第3图感测放大-计时器中字元线-计时器WLTMR之电路图。第4图具有二个电流路径之现有之电路配置。第5图DRAM用之现有之感测放大-计时器。 |
