| 摘要 |
<p>Procédé permettant de modifier la configuration d'un circuit logique de code de correction d'erreurs (CCE) pour effectuer la vérification d'erreurs d'une largeur de données modifiée. Ledit procédé consiste (A) à interconnecter de manière séquentielle une série de N1 blocs identiques de vérification d'erreurs, N1 étant un premier nombre entier positif, puis (B) à reconfigurer le circuit logique CCE en le modifiant pour obtenir une série de N2 circuits interconnectés de manière séquentielle comportant N2 des blocs identiques de vérification d'erreurs, N2 étant un deuxième nombre positif. Dans un mode de réalisation préféré, l'étape d'interconnexion séquentielle d'une série de N1 blocs identiques de vérification d'erreurs est une étape d'interconnexion des N1 blocs de vérification d'erreurs uniquement entre des blocs séquentiellement voisins pour la transmission de signaux uniquement entre lesdits blocs voisins de vérification d'erreurs. Et l'étape de reconfiguration du circuit logique CCE par modification dudit circuit pour obtenir une série de N2 circuits interconnectés de manière séquentielle est une étape d'interconnexion des N2 blocs de vérification d'erreurs uniquement entre des blocs séquentiellement voisins pour la transmission de signaux uniquement entre lesdits blocs voisins de vérification d'erreurs.</p> |
